公开(公告)号：KR100609683B1

公开(公告)日：2006-08-08

申请号：KR1020030097244

申请日：2003-12-26

Applicant: 한국전자통신연구원

Inventor： 권종기 ,  박문양 ,  김종대 ,  송원철

IPC: H03K3/021

CPC classification number: H03F3/45928 ,  H03F3/45179 ,  H03F3/45475 ,  H03F2203/45212 ,  H03F2203/45482 ,  H03F2203/45484 ,  H03F2203/45508 ,  H03G7/001

Abstract: 온도 변화에 따른 이득을 보상할 수 있는 지수 함수 발생기 회로를 개시한다. 개시된 본 발명의 지수 함수 발생기 회로는, 외부 조정 전압 신호의 크기를 조절하는 조정 전압 조절부, 상기 조정 전압 조절부의 출력 신호에 의해 지수 함수 전류 및 전압을 발생하는 지수 함수 발생부, 상기 지수 함수 발생부에 기준 전압을 제공하는 기준 전압 발생부, 및 상기 조정 전압 발생부의 온도 변화에 따라 상기 조정 전압 조절부의 출력을 보상하는 온도 보상부를 포함한다.
VGA, CMOS, 가변 이득, 지수 함수

公开(公告)号：KR1020010047751A

公开(公告)日：2001-06-15

申请号：KR1019990052110

申请日：1999-11-23

Applicant: 한국전자통신연구원

Inventor： 송원철 ,  오창준 ,  정희범

IPC: H03F3/04

CPC classification number: H03G1/0029 ,  H03F3/45188 ,  H03F2203/45458 ,  H03F2203/45702

Abstract: PURPOSE: A CMOS variable gain AMP and a method for controlling thereof are provided to supply a CMOS variable gain AMP with the wide input range and the characteristics of the excellent high frequency operation. CONSTITUTION: In the CMOS variable gain AMP and the method for controlling thereof, an input differential amp, a bias current controlling portion, an operation point controlling portion and the load resistance(R1, R2) are included. The input differential AMP is composed of two input differential transistors(M1, M2), in which the input voltage is applied. The bias current controlling portion is composed of a transistor(M5), the drain of which is connected to the source of the input differential transistors(M1, M2). The operation point controlling portion is composed of the transistors(M3, M4), each source of which is connected to the drain of the input differential transistors(M1, M2), and the control voltage(Vcon) terminal is connected to the gate connected in common. Each load resistance(R1, R2) is connected to the drain of the transistors(M3, M4) and makes the output voltage(Von, Vop) be caught on the connecting point.

Abstract translation: 目的：提供CMOS可变增益放大器及其控制方法，以提供具有宽输入范围和优异高频操作特性的CMOS可变增益AMP。 构成：在CMOS可变增益AMP及其控制方法中，包括输入差分放大器，偏置电流控制部分，工作点控制部分和负载电阻（R1，R2）。 输入差分AMP由施加输入电压的两个输入差分晶体管（M1，M2）组成。 偏置电流控制部分由晶体管（M5）组成，其漏极连接到输入差分晶体管（M1，M2）的源极。 操作点控制部分由晶体管（M3，M4）组成，其每个源极连接到输入差分晶体管（M1，M2）的漏极，并且控制电压（Vcon）端子连接到栅极连接 共同点 每个负载电阻（R1，R2）连接到晶体管（M3，M4）的漏极，并使输出电压（Von，Vop）被捕获在连接点上。

公开(公告)号：KR100276083B1

公开(公告)日：2000-12-15

申请号：KR1019970071614

申请日：1997-12-22

Applicant: 한국전자통신연구원

Inventor： 김욱 ,  권종기 ,  이종렬 ,  오창준 ,  송원철 ,  김경수

IPC: H03L7/00

Abstract: PURPOSE: A frequency dividing device for low noise of frequency composer is provided to perform low phase noise property by adding extra latch to output end of frequency divider and isolating power source line from other lines. CONSTITUTION: A time delay circuit(100) delays input clock signal for a time. A frequency divider(200) divides signal delayed in the time delay circuit(100). A D-flipflop(300) is connected to output side of the frequency divider(200), and takes input clock signal inputted to the time delay circuit(100) as clock and eliminates delay time of the frequency divider(200) according to input signal of the frequency divider(200). The delay time of the time delay circuit(100) is prior to the time latched in the D-flipflop(300) in case that total input signal is output in the frequency divider(200).

Abstract translation: 目的：提供频率合成器低噪声的分频装置，通过向分频器的输出端增加额外的锁存器，并将电源线与其他线路隔离来提供低相位噪声性能。 时间延迟电路（100）延迟输入时钟信号一段时间。 分频器（200）对延迟电路（100）中延迟的信号进行分频。 D触发器（300）连接到分频器（200）的输出侧，并将输入到时间延迟电路（100）的输入时钟信号作为时钟，并根据输入消除分频器（200）的延迟时间 分频器（200）的信号。 在分频器（200）中输出总输入信号的情况下，时间延迟电路（100）的延迟时间在D触发器（300）中锁存的时间之前。

公开(公告)号：KR100268648B1

公开(公告)日：2000-10-16

申请号：KR1019970032659

申请日：1997-07-14

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 송원철 ,  이종렬 ,  오창준 ,  권종기 ,  김욱 ,  김경수

IPC: H03H9/46

CPC classification number: H03H11/04

Abstract: PURPOSE: A low frequency filter is provided to allow a low frequency filter having a cut frequency(3fdB) in a very low frequency(within several hundreds of Hz) to be built into a chip by using an active resistor having a very large resistance and a capacitor of several pF. CONSTITUTION: A low frequency filter includes a capacitor of a small capacity connected between an input terminal and an output terminal of the low frequency filter. A filter circuit(110A) includes an active resistor having a transistor of a dynamic resistance characteristic inputted to the output terminal of the capacitor and operating as a current source. The filter circuit(110A) functions to filter the inputted signal and to cut low frequency signals. A bias circuit(110B) is connected to an active resistor of the filter circuit(110A) and negative-feedbacks an output voltage of the active resistor being an output voltage of the filter circuit(110A) by means of the transistor of a dynamic resistance characteristic operating as the current source of a structure such as the active resistor. The filter circuit(110A) and the bias circuit(110B) are built in a semiconductor chip.

Abstract translation: 目的：提供一种低频滤波器，通过使用具有非常大电阻的有源电阻器，将具有非常低频率（几百Hz）内的切割频率（3fdB）的低频滤波器内置到芯片中， 几个pF的电容器。 构成：低频滤波器包括连接在低频滤波器的输入端子和输出端子之间的小容量电容器。 滤波器电路（110A）包括具有输入到电容器的输出端子并作为电流源工作的动态电阻特性的晶体管的有源电阻器。 滤波器电路（110A）用于对输入信号进行滤波并切断低频信号。 偏置电路（110B）连接到滤波电路（110A）的有源电阻器，并通过动态电阻晶体管对有源电阻器的输出电压作为滤波电路（110A）的输出电压进行负反馈 特性作为诸如有源电阻器的结构的电流源操作。 滤波器电路（110A）和偏置电路（110B）内置在半导体芯片中。

公开(公告)号：KR100268646B1

公开(公告)日：2000-10-16

申请号：KR1019970069575

申请日：1997-12-17

Applicant: 한국전자통신연구원

Inventor： 송규상 ,  박문양 ,  송원철 ,  김경수

IPC: G09G3/296

Abstract: PURPOSE: A high voltage driving circuit is provided to be capable of removing the degradation of operation speed or unnecessary current consumption due to delay feature of a clamping circuit while maintaining an advantage operating high level and low level output voltages within a required range without full swing from a VDD to a ground. CONSTITUTION: A level converting part(200b) receives signals of logic level to convert the level to be suitable to an input of a driving part(300b), and consists an input(170b), a low level output(180b), a clamping(50b) and a high level output(30b). The driving part(300b) drives a load, and consists the complementary structure of a PMOS(301b) and an NMOS(302b). The input(170b) of the level converting part(200b) consists of two NMOS transistors(171b,172b), which gates are input terminals(105b,106b) receiving inversed signals and which drains are connected to internal terminals(109b,110b) of the clamping(50b).

Abstract translation: 目的：提供高压驱动电路，以便能够消除由于钳位电路的延迟特性而导致的运行速度的劣化或不必要的电流消耗，同时保持在所需范围内运行高电平和低电平输出电压的优点，而不会全速摆动 从VDD到地。 构成：电平转换部分（200b）接收逻辑电平信号以将电平转换为适合于驱动部分（300b）的输入，并且包括输入（170b），低电平输出（180b），钳位 （50b）和高电平输出（30b）。 驱动部分（300b）驱动负载，并且构成PMOS（301b）和NMOS（302b）的互补结构。 电平转换部分（200b）的输入端（170b）由两个NMOS晶体管（171b，172b）组成，这些栅极是接收反相信号的输入端（105b，106b），哪个漏极连接到内部端子（109b，110b） 的夹紧（50b）。

公开(公告)号：KR100249506B1

公开(公告)日：2000-03-15

申请号：KR1019970064103

申请日：1997-11-28

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이종렬 ,  김경수 ,  송원철

IPC: H03G5/00

Abstract: 본 발명은 길버트(Gilbert) 구조를 갖는 주파수 변환 회로를 구성함에 있어, 저전압에서 동작 가능토록 하고, 고속동작을 갖도록 하는 것으로써, 이를 위해 본 발명은 공급전압단에서 접지전압단까지의 전류패스 상에 적은 수의 트랜지스터를 형성하고자 전류미러를 사용하였으며, 또한 고주파 스위칭부에 바이어스를 별도로 구성하고 저주파 신호 처리부에서 처리된 저주파 전류 신호를 곧바로 고주파 스위칭부의 스위칭 트랜지스터에 공급하는 것을 그 특징으로 한다.

公开(公告)号：KR1019990052189A

公开(公告)日：1999-07-05

申请号：KR1019970071638

申请日：1997-12-22

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김귀동 ,  송원철 ,  김경수

IPC: H04L7/033

Abstract: 본 발명은 디지털 데이터를 동기 전송하는 시스템의 수신 장치에서 수신된 데이터 신호와 국지 클럭간의 위상차를 검출하기 위한 위상 비교 검출기 및 검출방법에 관한 것으로서, 입력되는 데이터 신호의 천이를 검출하고 천이 신호를 출력하는 천이 검출부와, 리셋 신호의 신호 폭과 지연된 국지 클럭을 제공하는 제 2, 제 3 시간 지연장치와, 데이터 천이 신호와 지연된 국지 클럭 신호를 클럭으로 하고 논리값 "1"을 데이터로 하여 2개의 위상 정보 신호를 출력하는 위상 정보 검출부와, 상기 위상 정보 검출부로부터 출력되는 2개의 위상 정보 신호로부터 데이터 신호와 국지 클럭 신호간의 위상차를 나타내는 펌프업 신호와 기준 신호인 펌프다운 신호를 출력하는 결정부로 구성되어, 펌프업 신호와 펌프다운 신호를 출력하는 신호 천이 방식에 의한 위� � 비교 검출기 및 검출방법을 제공함으로써, 수신된 데이터 신호와 국지 클럭 신호의 위상을 D 플립플롭을 이용하여 간접적으로 위상 비교하여 소자 공정의 변화에 무감하게 신호들간의 위상차에 상응하는 위상 정보를 검출하므로서 위상 동기 에러를 최소화하고, 복구된 데이터 신호와 국지 클럭간의 타이밍 이득을 극대화할 수 있으며, 고속 디지털 데이터 전송 시스템에 있어서 데이터 신호를 효과적으로 처리할 수 있다.

公开(公告)号：KR1019990052165A

公开(公告)日：1999-07-05

申请号：KR1019970071614

申请日：1997-12-22

Applicant: 한국전자통신연구원

Inventor： 김욱 ,  권종기 ,  이종렬 ,  오창준 ,  송원철 ,  김경수

IPC: H03L7/00

Abstract: 본 발명은 주파수 합성기의 저잡음 분주 장치에 관한 것으로서, 입력 클록 신호를 일정 시간동안 지연시키도록 하는 시간 지연 회로와, 상기 시간 지연 회로를 통해 시간 지연된 신호를 분주하는 분주기와, 상기 분주기의 출력측에 연결되고, 상기 시간 지연 회로로 입력되는 입력 클록 신호를 클록으로하여 분주기의 입력 신호에 따른 분주기의 지연시간을 제거하는 D-플립플롭을 포함하여 분주기의 전원단 전류성분이 거의 흐르지 않는 시점에서 래치 하게 되므로, 안정된 전원전압에 의하여 출력 지연시간도 안정된 값을 보이게 되며, 래치(latch)에 사용되는 전원전압을 별도의 깨끗한 전원선을 사용함에 의하여 더욱 안정된 동작을 실현할 수 있게 된다는 장점이 있다.

公开(公告)号：KR1019990050456A

公开(公告)日：1999-07-05

申请号：KR1019970069575

申请日：1997-12-17

Applicant: 한국전자통신연구원

Inventor： 송규상 ,  박문양 ,  송원철 ,  김경수

IPC: G09G3/296

Abstract: 본 발명은 박막형 측방향 이중확산 MOS(LDMOS) 소자를 사용하여 로직레벨의 신호를 수십 볼트 이상의 고전압으로 변환하여 출력하는 평판 디스플레이 패널 구동용 고전압 구동회로에 관한 것이다. 그 목적은 하이레벨 출력전압과 로우레벨 출력전압을 V
DD 에서 접지(GND)까지 풀스윙시키지 않고 필요한 범위만큼 동작시키는 장점을 유지시키면서 클램핑회로의 지연특성으로 인한 동작속도의 저하나 불필요한 전류소모를 제거한 고전압 구동회로를 제공하는 데에 있다. 그 특징은 평판 디스플레이 패널을 구동하는 고전압 구동회로에 있어서, 로직레벨 신호를 하이레벨과 로우레벨의 두 고전압으로 신호레벨로 변환시켜 주는 레벨 변환수단 및 그 레벨 변환수단의 하이레벨 및 로우레벨의 두 고전압 출력을 받아 부하를 구동하는 역할을 담당하는 고전압 구동수단으로 구성되어 있는 데에 있다. 그 효과는 스위칭 속도의 지연으로 발생되는 구동회로 동작속도의 저하나 불필요한 전류의 흐름을 개선하고, 종래회로의 박막형 LDMOS를 사용할 수 있는 장점을 보유하면서 스위칭시 하이상태나 로우상태로 천이되는 시간을 줄여 동작속도를 빠르게 하며, 스위칭 순간에 흐르는 누설전류의 흐름을 제거하여 불필요한 전력소모를 감소시키는 데에 있다.

公开(公告)号：KR1019990043117A

公开(公告)日：1999-06-15

申请号：KR1019970064103

申请日：1997-11-28

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이종렬 ,  김경수 ,  송원철

IPC: H03G5/00

Abstract: 본 발명은 길버트(Gilbert) 구조를 갖는 주파수 변환 회로를 구성함에 있어, 저전압에서 동작 가능토록 하고, 고속동작을 갖도록 하는 것으로써, 이를 위해 본 발명은 공급전압단에서 접지전압단까지의 전류패스 상에 적은 수의 트랜지스터를 형성하고자 전류미러를 사용하였으며, 또한 고주파 스위칭부에 바이어스를 별도로 구성하고 저주파 신호 처리부에서 처리된 저주파 전류 신호를 곧바로 고주파 스위칭부의 스위칭 트랜지스터에 공급하는 것을 그 특징으로 한다.