中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

22 records (took 0.017 seconds)

    ACCESS METHOD TO MEMORY AND MEMORY
    2.
    发明专利
    ACCESS METHOD TO MEMORY AND MEMORY 审中-公开

    公开(公告)号：JP2002073412A

    公开(公告)日：2002-03-12

    申请号：JP2001213766

    申请日：2001-07-13

    Applicant: IBM

    Inventor： DHONG SANG HOO ,  HOFSTEE HARM PETER ,  TAKAHASHI OSAMU ,  LUNTEREN JAN VAN

    IPC: G06F12/02 ,  G06F12/06

    Abstract: PROBLEM TO BE SOLVED: To disclose a method to implement an address mapping for a memory in a computer system. SOLUTION: The memory is composed of several memory banks and each memory bank identifies itself with each bank number. A block address component of a physical address is converted into a corresponding bank number and a related internal bank address. The bank number is constituted by connecting a fist lookup table output with a second lookup table output. The output of the first table is obtained by a first segment X1 and a second segment Y1 of the block address component and the output of the second table is obtained by a third segment X2 and a fourth segment Y2 of the block address component. Data saved at a specified location can be accessed by means of the bank number and the related internal bank address.

    SYSTEM AND METHOD FOR LIMITING THE SIZE OF A LOCAL STORAGE OF A PROCESSOR
    4.
    发明申请
    SYSTEM AND METHOD FOR LIMITING THE SIZE OF A LOCAL STORAGE OF A PROCESSOR 审中-公开
    用于限制处理器的本地存储器大小的系统和方法

    公开(公告)号：WO2007020264B1

    公开(公告)日：2007-10-11

    申请号：PCT/EP2006065326

    申请日：2006-08-15

    Applicant: IBM ,  IBM UK ,  BURNS ADAM PATRICK ,  DAY MICHAEL NORMAN ,  FLACHS BRIAN ,  HOFSTEE HARM PETER ,  JOHNS CHARLES RAY ,  LIBERTY JOHN SAMUEL

    Inventor： BURNS ADAM PATRICK ,  DAY MICHAEL NORMAN ,  FLACHS BRIAN ,  HOFSTEE HARM PETER ,  JOHNS CHARLES RAY ,  LIBERTY JOHN SAMUEL

    IPC: G06F12/06

    CPC classification number: G06F12/0661 ,  G06F12/0223

    Abstract: A system and method for limiting the size of a local storage of a processor are provided. A facility is provided in association with a processor for setting a local storage size limit. This facility is a privileged facility and can only be accessed by the operating system running on a control processor in the multiprocessor system or the associated processor itself. The operating system sets the value stored in the local storage limit register when the operating system initializes a context switch in the processor. When the processor accesses the local storage using a request address, the local storage address corresponding to the request address is compared against the local storage limit size value in order to determine if the local storage address, or a modulo of the local storage address, is used to access the local storage.

    Abstract translation: 提供了用于限制处理器的本地存储器的大小的系统和方法。 提供与处理器相关联的设施以设置本地存储大小限制。 该设施是一个特权设施，只能通过在多处理器系统中的控制处理器上运行的操作系统或相关处理器本身访问。 当操作系统初始化处理器中的上下文切换时，操作系统设置存储在本地存储限制寄存器中的值。 当处理器使用请求地址访问本地存储器时，将与请求地址对应的本地存储地址与本地存储限制大小值进行比较，以便确定本地存储地址或本地存储地址的模是 用于访问本地存储。

    SYSTEM AND METHOD FOR A MEMORY WITH COMBINED LINE AND WORD ACCESS
    5.
    发明申请
    SYSTEM AND METHOD FOR A MEMORY WITH COMBINED LINE AND WORD ACCESS 审中-公开
    具有组合线和字访问的存储器的系统和方法

    公开(公告)号：WO2006082154A2

    公开(公告)日：2006-08-10

    申请号：PCT/EP2006050433

    申请日：2006-01-25

    Applicant: IBM ,  IBM UK ,  DHONG SANG HOO ,  FLACHS BRIAN KING ,  HOFSTEE HARM PETER ,  TAKAHASHI OSAMU

    Inventor： DHONG SANG HOO ,  FLACHS BRIAN KING ,  HOFSTEE HARM PETER ,  TAKAHASHI OSAMU

    IPC: G06F13/16

    CPC classification number: G06F13/28 ,  G06F13/1626 ,  G06F13/1663

    Abstract: A system and method for a processor with memory with combined line and word access are presented. A system performs narrow read/write memory accesses and wide read/write memory accesses to the same memory bank using multiplexers and latches to direct data. The system processes 16 byte load/sore requests using a narrow read/write memory access and also processes 128 byte DMA and instruction fetch requests using a wide read/write memory access. During DMA requests, the system writes/reads sixteen DMA operations to memory on one instruction cycle. By doing this, the memory is available to process load/store or instruction fetch requests during fifteen other instruction cycles.

    Abstract translation: 提出了一种具有组合线和字访问的存储器的处理器的系统和方法。 系统执行窄读/写存储器访问，并使用多路复用器和锁存器对同一存储体进行宽读/写存储器访问以指导数据。 该系统使用窄读/写存储器访问处理16字节加载/请求请求，并使用宽读/写存储器访问处理128字节的DMA和指令提取请求。 在DMA请求期间，系统在一个指令周期内将16个DMA操作写入/读取存储器。 通过这样做，内存可用于在十五个其他指令周期内处理加载/存储或指令提取请求。

    IMPROVED TLB MANAGEMENT FOR REAL-TIME APPLICATIONS
    6.
    发明申请
    IMPROVED TLB MANAGEMENT FOR REAL-TIME APPLICATIONS 审中-公开
    改进TLB管理实时应用程序

    公开(公告)号：WO2004053698A3

    公开(公告)日：2006-01-12

    申请号：PCT/GB0305108

    申请日：2003-11-21

    Applicant: IBM ,  IBM UK

    Inventor： DAY MICHAEL NORMAN ,  HOFSTEE HARM PETER ,  JOHNS CHARLES RAY ,  KAHLE JAMES ALLAN ,  TRUONG THUONG QUANG ,  SHIPPY DAVID

    IPC: G06F12/10 ,  G06F12/12

    CPC classification number: G06F12/1027 ,  G06F12/126

    Abstract: Memory management in a computer system is improved by preventing a subset of address translation information from being replaced with other types of address translation information in a cache memory reserved for storing such address translation information for faster access by a CPU. This way, the CPU can identify the subset of address translation information stored in the cache.

    Abstract translation: 计算机系统中的存储器管理通过防止地址转换信息的一部分被替换为高速缓冲存储器中的其他类型的地址转换信息而被改进，该高速缓冲存储器被保留用于存储用于CPU更快速访问的这种地址转换信息。 这样，CPU可以识别存储在高速缓存中的地址转换信息的子集。

    Security architecture for system-on-chip
    7.
    发明专利
    Security architecture for system-on-chip 有权
    系统级芯片的安全架构

    公开(公告)号：JP2005018770A

    公开(公告)日：2005-01-20

    申请号：JP2004184034

    申请日：2004-06-22

    Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

    Inventor： CRAFT DAVID JOHN ,  DAY MICHAEL NORMAN ,  HOFSTEE HARM PETER ,  JOHNS CHARLES RAY ,  LIBERTY JOHN SAMUEL

    IPC: G06F12/14 ,  G06F21/22 ,  G06F21/24 ,  G09C1/00 ,  H04L9/08 ,  G06F1/00

    CPC classification number: G06F21/53 ,  H04L9/3226 ,  H04L2209/56

    Abstract: PROBLEM TO BE SOLVED: To provide authentication of either code or data or both, and protected execution environments. SOLUTION: For authentication of code or data, a local storage is dynamically divided and division cancelled. The local storage is divided into an isolated section and a non-isolated section. The code or the data are loaded in the isolated section. Either the code or the data are authenticated in the isolated section of the local storage. After the authentication, the code is executed. After the execution, a memory within the isolated section of an attached processor unit, and the attached processor unit performs division cancellation with the isolated section within the local storage. COPYRIGHT: (C)2005,JPO&NCIPI

    Abstract translation: 要解决的问题：提供代码或数据或两者的认证，以及受保护的执行环境。

    解决方案：对于代码或数据的验证，本地存储器被动态划分并分割。 本地存储分为隔离区段和非隔离区段。 代码或数据被加载到隔离的部分。 代码或数据在本地存储的隔离部分进行身份验证。 认证后，执行代码。 在执行之后，附接的处理器单元的隔离部分内的存储器，以及所附加的处理器单元使用本地存储器内的隔离部分进行分离消除。 版权所有（C）2005，JPO＆NCIPI

    Kompression hoher Bandbreite um Datenströme zu Verschlüsseln
    9.
    发明专利
    Kompression hoher Bandbreite um Datenströme zu Verschlüsseln 未知

    公开(公告)号：DE112013006339B4

    公开(公告)日：2022-12-22

    申请号：DE112013006339

    申请日：2013-12-02

    Applicant: IBM

    Inventor： JAMSEK DAMIR ANTHONY ,  AGARWAL KANAK BEHARI ,  HOFSTEE HARM PETER ,  MARTIN ANDREW KENNETH

    IPC: H03M7/40 ,  G06F7/00 ,  H03M7/30 ,  H04L69/04

    Abstract: Ein in einem Datenverarbeitungssystem ausgeführtes Verfahren für eine Pipeline-Kompression eines Mehr-Byte-Datenstromes, wobei das Verfahren aufweist:Verarbeiten des Datenstromes bestehend aus zusammenhängenden Zyklen, wobei ein Eingangsdatenstrom in 2 Zyklen-Frames von N Bytes verarbeitet wirdKombinieren eines aktuellen N-Byte-Zyklus von Daten in dem Eingangsdatenstrom mit einem nächsten Zyklus von Daten in dem Eingangsdatenstrom, um einen Frame von Daten zu bilden, der zwei N-Byte Zyklen von Daten aufweist wobei die Kombination ein Bilden einer Mehrzahl von Teilstrings aufweist, wobei jeder davon mit einem Byte des aktuellen Zyklus von Daten beginnt und eine Länge gleich der Länge des aktuellen Zyklus von Daten aufweist;Erzeugen einer Adresse basierend auf jedem gegebenen N-Byte-Teilstring der Mehrzahl der N-Byte-Teilstrings, um eine Mehrzahl von Adressen zu bilden;Untersuchen jedes N-Byte-Teilstrings von Bytes des gebildeten Frame beginnend bei jedem der N Bytes des aktuellen Zyklus der Daten, wodurch mit Ausnahme des ersten Bytes Teilstrings erzeugt werden, die Zyklusgrenzen zwischen dem aktuellen N-Byte-Zyklus und dem nächsten N-Byte-Zyklus, die den Frame bilden, überschreiten,Feststellen einer Mehrzahl von Übereinstimmungen in einer Mehrzahl von Dictionary-Speichern unter Nutzung der Mehrzahl von Adressen von denen von einem gegebenen Dictionary innerhalb der Mehrzahl von Dictionary-Speichern gelesen wird, um keine oder mehrere gültige Einträge für jeden Dictionary-Speicher zu empfangen, wobei das Feststellen der Mehrzahl der Übereinstimmungen ein Vergleichen von gültigen gelesenen Daten der Dictionary-Speicher mit einem gegebenen Teilstring und ein Feststellen einer Anzahl zusammenhängender übereinstimmender Bytes aufweist, wobei die zusammenhängenden übereinstimmenden Bytes am Anfang des gegebenen Teilstrings beginnen;Feststellen eines Teilsatzes von Übereinstimmungen aus der Mehrzahl der Übereinstimmungen, welcher eine beste Abdeckung des aktuellen N-Byte-Zyklus von Daten liefert, bei der die wenigsten Bytes nicht-übereinstimmend verbleiben, wobei der Teilsatz von Übereinstimmungen die Zyklusgrenze zwischen dem aktuellen N-Byte-Zyklus und dem nächsten N-byte-Zyklus überschreitet; undKodieren des Frame von Daten in einen kodierten Ausgangsdatenstrom aufweisendKodieren jedes der Teilsätze von Übereinstimmungen mit Längen- und Distanz-Informationen, um übereinstimmende kodierte Daten zu bilden;Kodieren nicht-übereinstimmender Daten in dem aktuellen Zyklus von Daten in dem Ausgangsdatenstrom unter Nutzung einer verlustfreien Kompression, um komprimierte kodierte Daten zu bilden; undAusrichten der übereinstimmenden kodierten Daten und der komprimierten kodierten Daten in einen Ausgangsdatenstrom.

    Vorauslaufende genäherte Berechnungen
    10.
    发明专利
    Vorauslaufende genäherte Berechnungen 未知

    公开(公告)号：DE102012204167A1

    公开(公告)日：2012-10-04

    申请号：DE102012204167

    申请日：2012-03-16

    Applicant: IBM

    Inventor： LI JIAN ,  HOFSTEE HARM PETER ,  JAMSEK DAMIR ANTHONY ,  CRAIK CHRISTOPHER J

    IPC: G06F9/50 ,  G06F9/46 ,  G06F15/16 ,  G06F17/10

    Abstract: Es werden Mechanismen zum Durchführen genäherter vorauslaufender Berechnungen bereitgestellt. Eine erste Gruppe von Bearbeitungs-Engines wird aus dem Bestand von Bearbeitungs-Engines ausgewählt, um vollständige Berechnungen an einem vollständigen Satz von Eingangsdaten durchzuführen. Eine zweite Gruppe von Bearbeitungs-Engines wird ausgewählt, um Berechnungen an einem Probeteilsatz der Eingangsdaten auszuführen. Eine dritte Gruppe von Bearbeitungs-Engines wird ausgewählt, um einen Unterschied der Berechnungsergebnisse zwischen ersten, durch die erste Gruppe von Bearbeitungs-Engines erzeugten Berechnungsergebnissen und zweiten, durch die zweite Gruppe von Bearbeitungs-Engines erzeugten Berechnungsergebnissen zu bestimmen. Die zweite Gruppe von Bearbeitungs-Engines wird auf der Grundlage des durch die dritte Gruppe von Bearbeitungs-Engines erzeugten Unterschieds neu eingerichtet.

Patent Agency Ranking