公开(公告)号：WO2011113661A3

公开(公告)日：2011-11-17

申请号：PCT/EP2011052431

申请日：2011-02-18

Applicant: IBM ,  IBM UK ,  SHEDIVY DAVID ALAN ,  HILLIER III PHILIP ROGERS ,  VALK KENNETH MICHAEL ,  FLYNN WILLIAM THOMAS

Inventor： SHEDIVY DAVID ALAN ,  HILLIER III PHILIP ROGERS ,  VALK KENNETH MICHAEL ,  FLYNN WILLIAM THOMAS

IPC: G06F13/42 ,  G06F13/40

CPC classification number: G06F13/4022 ,  G06F2213/0026

Abstract: A method and circuit for implementing ordered and reliable transfer of packets while spraying packets over multiple links, and a design structure on which the subject circuit resides are provided. Each source interconnect chip maintains a spray mask including multiple available links for each destination chip for spraying packets across multiple links of a local rack interconnect system. Each packet is assigned an End-to-End (ETE) sequence number in the source interconnect chip that represents the packet position in an ordered packet stream from the source device. The destination interconnect chip uses the ETE sequence numbers to reorder the received sprayed packets into the correct order before sending the packets to the destination device.

Abstract translation: 一种用于在通过多个链路喷射分组时实现分组的有序和可靠传送的方法和电路，并且提供了主题电路所在的设计结构。 每个源互连芯片保持喷射掩模，其包括用于每个目的地芯片的多个可用链路，用于在本地机架互连系统的多个链路上喷射分组。 每个数据包被分配在源互连芯片中的端到端（ETE）序列号，其表示来自源设备的有序分组流中的分组位置。 目的互连芯片在将数据包发送到目标设备之前，使用ETE序列号将接收到的喷射数据包重新排序为正确的顺序。

公开(公告)号：DE112011100164B4

公开(公告)日：2017-03-23

申请号：DE112011100164

申请日：2011-02-18

Applicant: IBM

Inventor： SHEDIVY DAVID ALAN ,  VALK KENNETH MICHAEL ,  FLYNN WILLIAM THOMAS ,  HILLIER III PHILIP ROGERS

IPC: G06F13/42 ,  G06F13/40

Abstract: Ein Verfahren und eine Schaltung zum Umsetzen einer geordneten und zuverlässigen Übertragung von Datenpaketen, wobei Pakete über mehrere Verbindungen verteilt werden, und eine Konzeptionsstruktur, auf der die betreffende Schaltung aufgebracht ist, werden bereitgestellt. Jeder Quell-Verbindungs-Chip hält eine Verteilermaske bereit, die mehrere verfügbare Verbindungen für jeden Ziel-Chip enthält, um Datenpakete über mehrere Verbindungen eines Verbindungssystems mit lokalem Rack zu verteilen. Jedem Datenpaket wird in dem Quell-Verbindungs-Chip eine Versandreihenfolgenummer(End-to-End, ETE sequence number)zugewiesen, die die Paketposition in einem von der Quelleinheit ausgehenden geordneten Paketstrom wiedergibt. Der Ziel-Verbindungs-Chip verwendet die ETE-Reihenfolgenummern, um die empfangenen verteilten Pakete in der zutreffenden Reihenfolge neu zu ordnen, bevor die Pakete an die Zieleinheit versendet werden.

公开(公告)号：GB2512015A

公开(公告)日：2014-09-24

申请号：GB201209549

申请日：2011-02-18

Applicant: IBM

Inventor： SHEDIVY DAVID ALAN ,  HILLIER PHILIP ROGERS III ,  VALK KENNETH MICHAEL ,  FLYNN WILLIAM THOMAS

IPC: G06F13/40

Abstract: A method and circuit for implementing ordered and reliable transfer of packets while spraying packets over multiple links, and a design structure on which the subject circuit resides are provided. Each source interconnect chip maintains a spray mask including multiple available links for each destination chip for spraying packets across multiple links of a local rack interconnect system. Each packet is assigned an End-to-End (ETE) sequence number in the source interconnect chip that represents the packet position in an ordered packet stream from the source device. The destination interconnect chip uses the ETE sequence numbers to reorder the received sprayed packets into the correct order before sending the packets to the destination device.

公开(公告)号：DE112011101039B4

公开(公告)日：2014-10-02

申请号：DE112011101039

申请日：2011-03-11

Applicant: IBM

Inventor： HILLIER III PHILIP ROGERS ,  SHEDIVY DAVID ALAN ,  VALK KENNETH MICHAEL

IPC: G06F13/40

Abstract: Ein Verfahren und eine Schaltung zum Implementieren einer verbesserten Verbindungsbandbreite für einen Headless-Verbindungschip in einem lokalen Rack-Verbindungssystem und eine Entwurfsstruktur werden bereitgestellt, auf welcher die betreffende Schaltung liegt. Der Headless-Verbindungschipenthält einen Cut-through-Schalter und einen Store-and-forward-Schalter. Von einem eingehenden Link wird ein Paket empfangen, das auf einem abgehenden Link auf dem Headless-Verbindungschip übertragen werden soll. Sowohl der Cut-through-Schalter als auch der Store-and-forward-Schalter werden auf selektive Weise verwendet, um Pakete, die vom eingehenden Link empfangen werden, zum abgehenden Link auf dem Headless-Verbindungschip zu senden.

公开(公告)号：DE112011101039T5

公开(公告)日：2013-01-03

申请号：DE112011101039

申请日：2011-03-11

Applicant: IBM

Inventor： HILLIER III PHILIP ROGERS ,  SHEDIVY DAVID ALAN ,  VALK KENNETH MICHAEL

IPC: G06F13/40

Abstract: Ein Verfahren und eine Schaltung zum Implementieren einer verbesserten Verbindungsbandbreite für einen Headless-Verbindungschip in einem lokalen Rack-Verbindungssystem und eine Entwurfsstruktur werden bereitgestellt, auf welcher die betreffende Schaltung liegt. Der Headless-Verbindungschipenthält einen Cut-through-Schalter und einen Store-and-forward-Schalter. Von einem eingehenden Link wird ein Paket empfangen, das auf einem abgehenden Link auf dem Headless-Verbindungschip übertragen werden soll. Sowohl der Cut-through-Schalter als auch der Store-and-forward-Schalter werden auf selektive Weise verwendet, um Pakete, die vom eingehenden Link empfangen werden, zum abgehenden Link auf dem Headless-Verbindungschip zu senden.

公开(公告)号：GB2491496A

公开(公告)日：2012-12-05

申请号：GB201212302

申请日：2011-03-11

Applicant: IBM

Inventor： SHEDIVY DAVID ALAN ,  HILLIER PHILIP ROGERS III ,  VALK KENNETH MICHAEL

IPC: G06F13/40 ,  H04L12/56

Abstract: A method and circuit for implementing enhanced link bandwidth for a headless interconnect chip in a local rack interconnect system, and a design structure on which the subject circuit resides are provided. The headless interconnect chip includes a cut through switch and a store and forward switch. A packet is received from an incoming link to be transmitted on an outgoing link on the headless interconnect chip. Both the cut through switch and the store and forward switch are selectively used for moving packets received from the incoming link to the outgoing link on the headless interconnect chip.

公开(公告)号：DE112011100164T5

公开(公告)日：2012-10-04

申请号：DE112011100164

申请日：2011-02-18

Applicant: IBM

Inventor： SHEDIVY DAVID ALAN ,  VALK KENNETH MICHAEL ,  FLYNN WILLIAM THOMAS ,  HILLIER III PHILIP ROGERS

IPC: G06F13/42 ,  G06F13/40

Abstract: Ein Verfahren und eine Schaltung zum Umsetzen einer geordneten und zuverlässigen Übertragung von Datenpaketen, wobei Pakete über mehrere Verbindungen verteilt werden, und eine Konzeptionsstruktur, auf der die betreffende Schaltung aufgebracht ist, werden bereitgestellt. Jeder Quell-Verbindungs-Chip hält eine Verteilermaske bereit, die mehrere verfügbare Verbindungen für jeden Ziel-Chip enthält, um Datenpakete über mehrere Verbindungen eines Verbindungssystems mit lokalem Rack zu verteilen. Jedem Datenpaket wird in dem Quell-Verbindungs-Chip eine Versandreihenfolgenummer (End-to-End, ETE sequence number) zugewiesen, die die Paketposition in einem von der Quelleinheit ausgehenden geordneten Paketstrom wiedergibt. Der Ziel-Verbindungs-Chip verwendet die ETE-Reihenfolgenummern, um die empfangenen verteilten Pakete in der zutreffenden Reihenfolge neu zu ordnen, bevor die Pakete an die Zieleinheit versendet werden.