公开(公告)号：DE112010003662B4

公开(公告)日：2020-03-05

申请号：DE112010003662

申请日：2010-08-26

Applicant: IBM

Inventor： WALLS ANDREW D ,  MOERTL DANIEL FRANK

IPC: G06F11/10 ,  G06F3/06 ,  G06F12/02 ,  G11C16/34

Abstract: Verfahren, das folgende Schritte umfasst:Konfigurieren einer Vielzahl von Halbleiterdatenträgern (solid state disks) als redundante Anordnung unabhängiger Datenträger/Laufwerke (RAID), wobei in der Vielzahl von Halbleiterdatenträgern eine Vielzahl von Blöcken gespeichert sind und wobei die geschätzte Lebenserwartung von Speicherbereichen der Vielzahl von Halbleiterdatenträgern, die mindestens einigen der Vielzahl von Blöcken entsprechen, unterschiedlich hoch ist;Einbeziehen einer Anzeige durch eine Steuereinheit in Datenstrukturen, die einem in den Speicherbereichen der Vielzahl von Halbleiterdatenträgern zu speichernden Block zugehörig sind, dass der Block der RAID entsprechende Paritätsinformationen enthält, wobei die Paritätsinformationen Informationen umfassen, die einem Fehlerkorrekturmechanismus zum Schutz vor Datenträgerausfall entsprechen; undSenden der Datenstrukturen durch die Steuereinheit an die Vielzahl von Halbleiterdatenträgern,wobei die Vielzahl von Halbleiterdatenträgern zum Speichern des Blocks mit den darin enthaltenen Paritätsinformationen einen Speicherbereich zuordnen, dessen geschätzte Lebenserwartung höher ist als die von anderen Speicherbereichen,wobei es sich bei den Datenstrukturen um erste Datenstrukturen, bei dem Block um einen ersten Block, bei dem Speicherbereich um einen ersten Speicherbereich und bei der Anzeige um eine erste Anzeige handelt, wobei das Verfahren ferner folgenden Schritt umfasst:Einbeziehen einer zweiten Anzeige durch die Steuereinheit in zweite Datenstrukturen, die einem in den Speicherbereichen der Vielzahl von Halbleiterdatenträgern zu speichernden zweiten Block zugehörig sind, wobei die zweite Anzeige die Anzahl der in der RAID vorhandenen Datenträgere anzeigt und die Vielzahl von Halbleiterdatenträgern als Reaktion auf die Feststellung, dass der zweite Block für eine größere Anzahl von Datenträgern vorgesehen ist als ein dritter Block, der für eine geringere Anzahl von Datenträgern vorgesehen ist, den zweiten Block einem zweiten Speicherbereich zuordnen, dessen geschätzte Lebenserwartung höher ist als die eines dritten Speicherbereichs, in welchem der dritte Block gespeichert wird.

公开(公告)号：CA1266528A

公开(公告)日：1990-03-06

申请号：CA532244

申请日：1987-03-17

Applicant: IBM

Inventor： PETZ BRUCE R ,  RIEGER RICHARD P ,  WALLS ANDREW D

IPC: G06F11/10 ,  G06F12/16 ,  G06F11/00

Abstract: of the disclosure ERROR DETECTION USING VARIABLE FIELD PARITY CHECKING A variable number of parity bits or error correction code per word is used to increase error detection for words having the extra parity bits in a control store. Since some words do not utilize all the architected space available for words, extra parity bits are generated at development time for such words and stored with the words. A decoder identifies the location and number of parity bits. Parity checking against the extra parity bits is then performed on different groups of bits in the word. This provides an inexpensive means of increasing error detection with minimal hardware cost.

公开(公告)号：DE102012216035B4

公开(公告)日：2016-06-02

申请号：DE102012216035

申请日：2012-09-11

Applicant: IBM

Inventor： TRESSLER GARY A ,  WALLS ANDREW D

IPC: G06F13/12 ,  G06F3/06 ,  G06F12/02

Abstract: Es wird ein Mechanismus bereitgestellt, um bei Festkörperspeichereinheiten die Drosselung auf den durchschnittlichen Schreibdurchsatz statt auf den Spitzenschreibdurchsatz zu aktivieren. Der Mechanismus gewährleistet, dass ein durchschnittlicher Schreibdurchsatz innerhalb eines Bereichs liegt, lässt aber Ausschläge mit hohem Durchsatz zu, wobei Perioden mit niedrigem Durchsatz mit solchen mit hoher Belastung aufgerechnet werden. Der Mechanismus bestimmt den durchschnittlichen Durchsatz auf periodische Weise und bestimmt, ob der durchschnittliche Durchsatz eine bestimmte Zeitmenge lang einen oberen Durchsatzschwellenwert übersteigt, ohne durch Perioden mit niedrigem Durchsatz kompensiert zu werden.

公开(公告)号：DE102012216034A1

公开(公告)日：2013-04-04

申请号：DE102012216034

申请日：2012-09-11

Applicant: IBM

Inventor： CLEVELAND LEE D ,  WALLS ANDREW D

IPC: G06F12/06 ,  G06F12/02

Abstract: Es wird eine Speichereinheit für direkten Speicherzugriff bereitgestellt. Ein Controller der Speichereinheit führt eine Abbildung eines Fensters von Speicheradressen auf einen logischen Blockadressierungs-(LBA-)Bereich der Speichereinheit durch. Als Reaktion auf das Empfangen einer Schreibanforderung von einem Host-Computer, die eine Schreibadresse innerhalb des Fensters von Speicheradressen festlegt, initialisiert der Controller einen ersten Speicherpuffer in der Speichereinheit und weist dem ersten Speicherpuffer einen ersten Adressbereich innerhalb des Fensters von Speicheradressen zu, so dass sich die Schreibadresse der Anforderung innerhalb des ersten Adressbereichs befindet. Der Controller schreibt beruhend auf der Schreibadresse in den ersten Speicherpuffer. Als Reaktion darauf, dass der Puffer voll ist, speichert der Controller Inhalte des ersten Speicherpuffers persistent in der Speichereinheit unter Verwendung von logischer Blockadressierung beruhend auf der Abbildung.

公开(公告)号：DE102012216035A1

公开(公告)日：2013-04-04

申请号：DE102012216035

申请日：2012-09-11

Applicant: IBM

Inventor： TRESSLER GARY A ,  WALLS ANDREW D

IPC: G06F13/12

Abstract: Es wird ein Mechanismus bereitgestellt, um bei Festkörperspeichereinheiten die Drosselung auf den durchschnittlichen Schreibdurchsatz statt auf den Spitzenschreibdurchsatz zu aktivieren. Der Mechanismus gewährleistet, dass ein durchschnittlicher Schreibdurchsatz innerhalb eines Bereichs liegt, lässt aber Ausschläge mit hohem Durchsatz zu, wobei Perioden mit niedrigem Durchsatz mit solchen mit hoher Belastung aufgerechnet werden. Der Mechanismus bestimmt den durchschnittlichen Durchsatz auf periodische Weise und bestimmt, ob der durchschnittliche Durchsatz eine bestimmte Zeitmenge lang einen oberen Durchsatzschwellenwert übersteigt, ohne durch Perioden mit niedrigem Durchsatz kompensiert zu werden.

公开(公告)号：DE112010003662T5

公开(公告)日：2012-10-31

申请号：DE112010003662

申请日：2010-08-26

Applicant: IBM

Inventor： WALLS ANDREW D ,  MOERTL DANIEL FRANK

IPC: G06F11/10 ,  G06F3/06 ,  G06F12/02 ,  G11C16/34

Abstract: Es wird eine Steuereinheit beschrieben, die eine Vielzahl von Halbleiterdatenträgern als redundante Anordnung unabhängiger Datenträger/Laufwerke (RAID) konfiguriert, wobei auf der Vielzahl von Halbleiterdatenträgern eine Vielzahl von Blöcken gespeichert werden und wobei Speicherbereiche der Vielzahl von Halbleiterdatenträgern zumindest einigen aus der Vielzahl von Blöcken entsprechen, deren geschätzte Lebenserwartung unterschiedlich hoch ist. Die Steuereinheit beinhaltet in Datenstrukturen, die einem in den Speicherbereichen der Vielzahl von Halbleiterdatenträgern zu speichernden Block zugehörig sind, eine Anzeige, dass der Block der RAID entsprechende Paritätsinformationen enthält, wobei die Paritätsinformationen Informationen umfassen, die einem Fehlerkorrekturmechanismus zum Schutz vor sendet die Datenstrukturen an die Vielzahl von Halbleiterdatenträgern, wobei die Vielzahl von Halbleiterdatenträgern zum Speichern des die Paritätsinformationen enthaltenden Blocks einen Speicherbereich zuordnen, dessen geschätzte Lebenserwartung höher ist als die anderer Speicherbereiche.

公开(公告)号：DE102012216034B4

公开(公告)日：2021-11-25

申请号：DE102012216034

申请日：2012-09-11

Applicant: IBM

Inventor： CLEVELAND LEE D ,  WALLS ANDREW D

IPC: G06F12/06 ,  G06F12/02

Abstract: Computerprogrammprodukt, das ein durch einen Computer lesbares Medium aufweist, auf dem ein durch einen Computer lesbares Programm gespeichert ist, wobei das durch einen Computer lesbare Programm bei Ausführung auf einem Controller (224) in einer Speichereinheit (220) den Controller veranlasst:eine Abbildung eines Fensters von Speicheradressen auf einen logischen Blockadressierungs- (LBA-) Bereich der Speichereinheit durchzuführen (301);als Reaktion auf das Empfangen (302) einer Schreibanforderung von einem Host-Computer (100), die eine Schreibadresse innerhalb des Fensters von Speicheradressen festlegt, einen ersten Speicherpuffer (222) in der Speichereinheit zu initialisieren (400);einen ersten Adressbereich innerhalb des Fensters von Speicheradressen zu dem ersten Speicherpuffer zuzuweisen (403), so dass die Schreibadresse der Anforderung innerhalb des ersten Adressbereichs liegt;beruhend auf der Schreibadresse in den ersten Speicherpuffer zu schreiben (304); undals Reaktion darauf, dass der erste Speicherpuffer voll ist (306), Inhalte des ersten Speicherpuffers in der Speichereinheit unter Verwendung von logischer Blockadressierung beruhend auf der Abbildung persistent zu speichern (501).

公开(公告)号：DE102012216034A8

公开(公告)日：2013-06-06

申请号：DE102012216034

申请日：2012-09-11

Applicant: IBM

Inventor： CLEVELAND LEE D ,  WALLS ANDREW D

IPC: G06F12/06 ,  G06F12/02

公开(公告)号：DE69620497T2

公开(公告)日：2003-12-18

申请号：DE69620497

申请日：1996-01-25

Applicant: IBM

Inventor： ANNAPAREDDY NARASIMHAREDDY L ,  FINNEY DAMON W ,  JENKINS MICHAEL OWEN ,  KESSLER LARRY BURTON ,  LANG DONALD JOHN ,  MORA DAVID NICK ,  LIANG SONG CHYAU ,  PLOMGREN DAVID ARTHUR ,  URBISCI PETER P ,  WALLS ANDREW D

IPC: G06F15/173 ,  G06F1/18 ,  G06F13/40

Abstract: An interconnection network is proposed which preferably comprises a pair of backplanes 10, 12 for receiving X pluggable node cards. The pair of backplanes include x backplane connector groups, each backplane connector group adapted to receive mating connectors from a pluggable node card. Each backplane connector group preferably includes X/2 connectors. A first backplane 10 includes first permanent wiring 24, 26, 28, 30, 32, 34 which interconnects a first subset of pairs of connectors between backplane connector groups. A second backplane 12 includes second permanent wiring 42, 44, 46, 48, 50, 52 which interconnects a second subset of pairs of connectors between backplane connector groups. The first permanent wiring and second permanent wiring connect complementary subsets of pairs of the connectors. A plurality of node cards, each including a card connector group, pluggably mate with the backplane connector groups. Each node card further includes a frontal connector that is adapted to receive a cable interconnection. Each node card includes a processor and a switch module which simultaneously connects the processor to at least plural connectors of a backplane connector group.

公开(公告)号：DE69620497D1

公开(公告)日：2002-05-16

申请号：DE69620497

申请日：1996-01-25

Applicant: IBM

Inventor： ANNAPAREDDY NARASIMHAREDDY L ,  FINNEY DAMON W ,  JENKINS MICHAEL OWEN ,  KESSLER LARRY BURTON ,  LANG DONALD JOHN ,  MORA DAVID NICK ,  LIANG SONG CHYAU ,  PLOMGREN DAVID ARTHUR ,  URBISCI PETER P ,  WALLS ANDREW D

IPC: G06F15/173 ,  G06F1/18 ,  G06F13/40

Abstract: An interconnection network is proposed which preferably comprises a pair of backplanes 10, 12 for receiving X pluggable node cards. The pair of backplanes include x backplane connector groups, each backplane connector group adapted to receive mating connectors from a pluggable node card. Each backplane connector group preferably includes X/2 connectors. A first backplane 10 includes first permanent wiring 24, 26, 28, 30, 32, 34 which interconnects a first subset of pairs of connectors between backplane connector groups. A second backplane 12 includes second permanent wiring 42, 44, 46, 48, 50, 52 which interconnects a second subset of pairs of connectors between backplane connector groups. The first permanent wiring and second permanent wiring connect complementary subsets of pairs of the connectors. A plurality of node cards, each including a card connector group, pluggably mate with the backplane connector groups. Each node card further includes a frontal connector that is adapted to receive a cable interconnection. Each node card includes a processor and a switch module which simultaneously connects the processor to at least plural connectors of a backplane connector group.