公开(公告)号：DE102014111931A1

公开(公告)日：2016-02-25

申请号：DE102014111931

申请日：2014-08-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAYERER REINHOLD ,  BREKEL WALERI

IPC: H01L25/07 ,  H01L23/488 ,  H01L23/49 ,  H01L25/18

Abstract: Eine Schaltungsanordnung weist eine Anzahl von wenigstens zwei Halbleiterchips (1) auf, die in einer Reihe (31) hintereinander angeordnet sind. Eine jeder der Halbleiterchips (1) weist einen Halbleiterkörper (10) auf, sowie einen ersten und einen zweiten Lastanschluss (11, 12). Die ersten Lastanschlüsse (11) sind elektrisch leitend miteinander verbunden, und die zweiten Lastanschlüsse (12) sind ebenfalls elektrisch leitend miteinander verbunden. Die Anordnung weist weiterhin eine erste Laststrom-Sammelleiterbahn (71) auf, sowie einen mit dieser elektrisch leitend verbundenen externen Anschluss (101). Für jeden der Halbleiterchips (1) ist wenigstens ein elektrischer Verbindungsleiter (4) vorhanden, der an einer ersten Verbindungsstelle (41) mit dem ersten Lastanschluss (11) des betreffenden Halbleiterchips (1) elektrisch leitend verbunden ist, sowie an einer zweiten Verbindungsstelle (42) mit der ersten Laststrom-Sammelleiterbahn (71). Für jeden ersten und zweiten der Halbleiterchips (1), deren zweite Verbindungsstellen (42) entlang der ersten Laststrom-Sammelleiterbahn (71) unmittelbar benachbarte sämtlicher zweiter Verbindungsstellen (42) bilden und die so zueinander angeordnet sind, dass sich die zweite Verbindungsstelle (421, 422, 423) des ersten der Halbleiterchips (11, 12, 13) entlang der ersten Laststrom-Sammelleiterbahn (71) zwischen der zweiten Verbindungsstelle (422, 423, 424) des zweiten der Halbleiterchips (12, 13, 14) und dem externen Anschluss (101) befindet, weist die Gesamt-Induktivität (L2, L3, L4) sämtlicher Verbindungsleiter (4), mit denen der erste Lastanschluss (11) des zweiten der Halbleiterchips (12, 13, 14) an die erste Laststrom-Sammelleiterbahn (71) angeschlossen ist, wenigstens das Zweifache der Induktivität () auf, die der zwischen der zweiten Verbindungsstelle (421, 422, 423) des ersten der Halbleiterchips (11, 12, 13) und der zweiten Verbindungsstelle (422, 423, 424) des zweiten der Halbleiterchips (12, 13, 14) ausgebildete Abschnitt (71-2, 71-3, 71-4) der erste Laststrom-Sammelleiterbahn (71) besitzt.

公开(公告)号：DE102011082051A1

公开(公告)日：2012-03-08

申请号：DE102011082051

申请日：2011-09-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SPANKE REINHOLD ,  BREKEL WALERI ,  BENZLER YVONNE

IPC: H01L25/18 ,  H01L21/60 ,  H01L21/98 ,  H01L23/522 ,  H01L29/739 ,  H01L29/861

Abstract: Eine Halbleiteranordnung enthält eine Grundplatte und ein mit der Grundplatte gekoppeltes erstes und zweites IGBT-Substrat (Insulated Gate Bipolar Transistor). Die Halbleiteranordnung enthält ein mit der Grundplatte gekoppeltes erstes und zweites Diodensubstrat und ein an die Grundplatte gekoppeltes erstes, zweites und drittes Steuersubstrat. Bonddrähte koppeln das erste und zweite IGBT-Substrat mit dem ersten Steuersubstrat. Bonddrähte koppeln das erste und zweite IGBT-Substrat über das erste und zweite Diodensubstrat mit dem zweiten Steuersubstrat, und Bonddrähte koppeln das erste und zweite IGBT-Substrat über das zweite Diodensubstrat mit dem dritten Steuersubstrat.

公开(公告)号：DE102011082051B4

公开(公告)日：2020-07-16

申请号：DE102011082051

申请日：2011-09-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SPANKE REINHOLD ,  BREKEL WALERI ,  BENZLER YVONNE

IPC: H01L25/18 ,  H01L21/60 ,  H01L21/98 ,  H01L23/522 ,  H01L29/739 ,  H01L29/861

Abstract: Halbleiteranordnung, die Folgendes umfasst:eine Grundplatte (102, 202);ein erstes, mit der Grundplatte (102, 202) gekoppeltes IGBT-Substrat (150a, 204a, Insulated Gate Bipolar Transistor) und ein davon beabstandetes zweites, mit der Grundplatte (102, 202) gekoppeltes IGBT-Substrat (150b, 204b, Insulated Gate Bipolar Transistor), wobei das erste und das zweite IGBT-Substrat (150a, 204a) einen IGBT-Zweig eines Chopper-Moduls bereitstellen;ein mit der Grundplatte (102, 202) gekoppeltes erstes Diodensubstrat (152a, 234a) und ein davon beabstandetes mit der Grundplatte (102, 202) gekoppeltes zweites Diodensubstrat (152b, 234b), wobei das erste und das zweite Diodensubstrat (152a, 234a) einen Dioden-Zweig eines Chopper-Moduls bereitstellen;ein mit der Grundplatte (102, 202) gekoppeltes erstes Steuersubstrat (104), ein davon beabstandetes mit der Grundplatte (102, 202) gekoppeltes zweites Steuersubstrat (106), und ein davon beabstandetes mit der Grundplatte (102, 202) gekoppeltes drittes Steuersubstrat (108);Bonddrähte (156a, 236), die das erste IGBT-Substrat (150a, 204a) direkt mit dem zweiten IGBT-Substrat (150b, 204b) und das zweite IGBT-Substrat (150b, 204b) mit dem ersten Steuersubstrat (104) koppeln;Bonddrähte (156b, 238), die das erste IGBT-Substrat (150a, 204a) über ein auf dem ersten und ein auf dem zweiten Diodensubstrat (152a, 234a, 152b, 234b) bereitgestelltes zusätzliches Steuerpad mit dem zweiten IGBT-Substrat (150b, 204b) und die das zweite IGBT-Substrat (150b, 204b) mit dem zweiten Steuersubstrat (106) koppeln, wobei die zusätzlichen Steuerpads dazu ausgebildet sind, Steuersignale für den IGBT-Zweig weiterzuleiten, und wobei die zusätzlichen Steuerpads nicht beim Betrieb der Dioden verwendet werden; und Bonddrähte (156c, 240), die das erste und zweite IGBT-Substrat (150a, 204a, 150b, 204b) über das zweite Diodensubstrat (152b, 234b) mit dem dritten Steuersubstrat (108) koppeln, wobeiwobei jedes des ersten und zweiten IGBT-Substrats (150a, 204a, 150b, 204b), des ersten und zweiten Diodensubstrats (152a, 234a, 152b, 234b) und des ersten,zweiten und dritten Steuersubstrats (104, 106, 108) ein metallisiertes Keramiksubstrat umfasst.

公开(公告)号：DE102016102744A1

公开(公告)日：2017-05-18

申请号：DE102016102744

申请日：2016-02-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DOMES DANIEL ,  BREKEL WALERI ,  BAYERER REINHOLD

IPC: H01L25/07 ,  H01L23/52 ,  H01L23/58

Abstract: Leistungshalbleiteranordnung (1), aufweisend eine Mehrzahl parallel zu verschaltender, in einer Ebene angeordneter gleichartiger Leistungshalbleiter-Schaltelemente (2a, 2b, 2c) mit einem Laststromanschluss (3a) für eine Laststromzufuhr (S) und einem Laststromanschluss (3b) für eine Laststromabfuhr (S‘), wobei die Leistungshalbleiteranordnung (1) wenigstens einen äußeren Laststromanschluss und wenigstens einen inneren Laststromanschluss pro Laststromrichtung aus Laststromzufuhr und Laststromabfuhr definiert, wobei die Leistungshalbleiteranordnung (1) ferner wenigstens eine Kontaktierungseinrichtung (5, 5‘) zur gemeinsamen elektrischen Kontaktierung mehrerer, insbesondere aller, Laststromanschlüsse (3a, 3b) derselben Laststromrichtung aus Laststromzufuhr (S) und Laststromabfuhr (S‘) aufweist, wobei die Kontaktierungseinrichtung (5, 5‘) mehrere Anschlusszungen (5a, 5b, 5c, 5a‘, 5b‘, 5c‘) aufweist, die jeweils an einem zugehörigen Laststromanschluss befestigt sind und wobei sich die Geometrie und/oder der Verlauf der Anschlusszunge eines äußeren Laststromanschlusses (5a, 5a‘) von der Geometrie und/oder dem Verlauf der Anschlusszunge (5b, 5b‘) eines inneren Laststromanschlusses derselben Kontaktierungseinrichtung (5, 5‘) unterscheidet.

公开(公告)号：DE102014111931B4

公开(公告)日：2021-07-08

申请号：DE102014111931

申请日：2014-08-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAYERER REINHOLD ,  BREKEL WALERI

IPC: H01L25/07 ,  H01L23/488 ,  H01L23/49 ,  H01L25/18

Abstract: Schaltungsanordnung, die aufweist:eine Anzahl von wenigstens drei Halbleiterchips (1), die in einer Reihe (31) hintereinander angeordnet sind, die sich in einer ersten lateralen Richtung (r1) erstreckt, wobei jeder Halbleiterchip (1) einen Flächenschwerpunkt (SP1, SP2, SP3, SP4) aufweist und die Flächenschwerpunkte (SP1, SP2, SP3, SP4) im Wesentlichen entlang einer Gerade (g) ausgerichtet sind, wobei- ein jeder der Halbleiterchips (1) einen Halbleiterkörper (10) aufweist, sowie einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12);- die ersten Lastanschlüsse (11) sämtlicher Halbleiterchips (1) elektrisch leitend miteinander verbunden sind; und- die zweiten Lastanschlüsse (12) sämtlicher Halbleiterchips (1) elektrisch leitend miteinander verbunden sind;eine erste Laststrom-Sammelleiterbahn (71), welche eine längliche Gestalt mit einer Längsrichtung aufweist, die sich entlang der Reihe (31) der Halbleiterchips (1) in der ersten lateralen Richtung (r1) erstreckt;für jeden der Halbleiterchips (1) wenigstens einen elektrischen Verbindungsleiter (4) mit einer ersten Verbindungsstelle (41), an der der betreffende Verbindungsleiter (4) mit dem ersten Lastanschluss (11) elektrisch leitend verbunden ist, sowie mit einer zweiten Verbindungsstelle (42), an der der betreffende Verbindungsleiter (4) mit der ersten Laststrom-Sammelleiterbahn (71) elektrisch leitend verbunden ist; undeinen externen Anschluss (101) der Schaltungsanordnung, der elektrisch leitend mit der ersten Laststrom-Sammelleiterbahn (71) verbunden ist; wobei gilt, dass für jeden ersten und zweiten der Halbleiterchips (1), deren zweite Verbindungsstellen (42) entlang der ersten Laststrom-Sammelleiterbahn (71) unmittelbar benachbarte sämtlicher zweiter Verbindungsstellen (42) bilden und so zueinander angeordnet sind, dass sich die zweite Verbindungsstelle (421, 422, 423) des ersten der Halbleiterchips (11, 12, 13) entlang der ersten Laststrom-Sammelleiterbahn (71) zwischen der zweiten Verbindungsstelle (422, 423, 424) des zweiten der Halbleiterchips (12, 13, 14) und dem externen Anschluss (101) befindet, die Gesamt-Induktivität (L2, L3, L4) sämtlicher Verbindungsleiter (4), mit denen der erste Lastanschluss (11) des zweiten der Halbleiterchips (12, 13, 14) an die erste Laststrom-Sammelleiterbahn (71) angeschlossen ist, wenigstens das Zweifache der Induktivität beträgt, die der zwischen der zweiten Verbindungsstelle (421, 422, 423) des ersten der Halbleiterchips (11, 12, 13) und der zweiten Verbindungsstelle (422, 423, 424) des zweiten der Halbleiterchips (12, 13, 14) ausgebildete Abschnitt (71-2, 71-3, 71-4) der ersten Laststrom-Sammelleiterbahn (71) aufweist,wobei für einen jeden der Halbleiterchips (11, 12, 13, 14) die Gesamt-Induktivität (L1, L2, L3, L4) sämtlicher Verbindungsleiter (4), mit denen der erste Lastanschluss (11) dieses Halbleiterchips (11, 12, 13, 14) an die erste Laststrom-Sammelleiterbahn (71) angeschlossen ist, mit zunehmendem Abstand der zugehörigen zweiten Verbindungsstellen (421, 422, 423, 424) von dem externen Anschluss (101) streng monoton abnimmt,wobei ein jeder der Halbleiterchips (1) einen Steueranschluss (13) aufweist, über den eine zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) des betreffenden Halbleiterchips (1) ausgebildete Laststrecke gesteuert werden kann,wobei sämtliche dieser Steueranschlüsse (13) elektrisch leitend miteinander verbunden sind,wobei die Schaltungsanordnung weiter eine Steuersignalleiterbahn (73) umfasst, die elektrisch leitend mit den Steueranschlüssen (13) verbunden ist,wobei die Steueranschlüsse (13) der Halbleiterchips (1) jeweils über einen Verbindungsleiter (5) mit der Steuersignalleiterbahn (73) verbunden sind,wobei die Verbindungsleiter (5) zweier unmittelbar benachbarten Halbleiterchips (11, 12, 13, 14) einen gemeinsamen Anschlusspunkt auf der Steuersignalleiterbahn (73) aufweisen, der sich zwischen den benachbarten Halbleiterchips (11, 12, 13, 14) befindet.

公开(公告)号：DE102016102744B4

公开(公告)日：2017-11-16

申请号：DE102016102744

申请日：2016-02-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DOMES DANIEL ,  BREKEL WALERI ,  BAYERER REINHOLD

IPC: H01L25/07 ,  H01L23/52

Abstract: Leistungshalbleiteranordnung (1) mit einer Mehrzahl von parallel zu verschaltenden, in einer Ebene angeordneten, gleichartigen Leistungshalbleiter-Schaltelementen (2a, 2b, 2c), wobei jedes Leistungshalbleiter-Schaltelement (2a, 2b, 2c) einen Laststromanschluss (3a) für eine Laststromzufuhr (S) und einen Laststromanschluss (3b) für eine Laststromabfuhr (S') aufweist und wobei die Mehrzahl von Leistungshalbleiter-Schaltelementen (2a, 2b, 2c) jeweils wenigstens einen äußeren Laststromanschluss und jeweils wenigstens einen inneren Laststromanschluss pro Laststromrichtung aus Laststromzufuhr und Laststromabfuhr definiert, wobei die Leistungshalbleiteranordnung (1) ferner wenigstens eine Kontaktierungseinrichtung (5, 5') zur jeweils gemeinsamen elektrischen Kontaktierung mehrerer, insbesondere aller, Laststromanschlüsse (3a, 3b) derselben Laststromrichtung aus Laststromzufuhr (S) und Laststromabfuhr (S') aufweist, wobei die Kontaktierungseinrichtung (5, 5') mehrere Anschlusszungen (5a, 5b, 5c, 5'a, 5'b, 5'c) aufweist, die jeweils an einem zugehörigen Laststromanschluss befestigt sind, und wobei sich die Geometrie und/oder der Verlauf der Anschlusszunge eines äußeren Laststromanschlusses (5a, 5'a) von der Geometrie und/oder dem Verlauf der Anschlusszunge (5b, 5'b) eines inneren Laststromanschlusses derselben Kontaktierungseinrichtung (5, 5') unterscheidet.