CACHE OPERATIONS FOR MEMORY MANAGEMENT
    3.
    发明公开
    CACHE OPERATIONS FOR MEMORY MANAGEMENT 审中-公开
    CACHESPEICHEROPERATIONEN ZUR SPEICHERVERWALTUNG

    公开(公告)号:EP3049937A4

    公开(公告)日:2017-05-17

    申请号:EP13894149

    申请日:2013-09-27

    Applicant: INTEL CORP

    Abstract: In accordance with the present description, cache operations for a memory-sided cache in front of a backing memory such as a byte-addressable non-volatile memory, include combining at least two of a first operation, a second operation and a third operation, wherein the first operation includes evicting victim cache entries from the cache memory in accordance with a replacement policy which is biased to evict cache entries having clean cache lines over evicting cache entries having dirty cache lines. The second operation includes evicting victim cache entries from the primary cache memory to a victim cache memory of the cache memory, and the third operation includes translating memory location addresses to shuffle and spread the memory location addresses within an address range of the backing memory. It is believed that various combinations of these operations may provide improved operation of a memory. Other aspects are described herein.

    Abstract translation: 根据本说明书,用于诸如字节可寻址的非易失性存储器之类的后备存储器之前的存储器侧高速缓存的高速缓存操作包括组合第一操作,第二操作和第三操作中的至少两个, 其中所述第一操作包括根据替代策略从所述高速缓存存储器中逐出受害者高速缓存条目,所述替换策略偏向于驱逐具有干净的高速缓存行的高速缓存条目,以驱逐具有脏高速缓存行的高速缓存条目。 第二操作包括将受害者高速缓存条目从主高速缓存存储器驱逐到高速缓存存储器的受害者高速缓存存储器,并且第三操作包括翻译存储器位置地址以混洗并在后备存储器的地址范围内扩展存储器位置地址。 相信这些操作的各种组合可以提供改善的存储器操作。 这里描述了其他方面。

    Kartierungs- und Entkartierungs-Techniken für eine Vorwärtsfehlerkorrektur

    公开(公告)号:DE112004003070B4

    公开(公告)日:2012-03-01

    申请号:DE112004003070

    申请日:2004-08-25

    Applicant: INTEL CORP

    Abstract: Computer-implementiertes Verfahren, welches umfasst: Empfangen eines ersten Rahmens, der einen Overheadabschnitt und einen Datenabschnitt umfasst; Bestimmen von Positionen von Spalten- und von Zeilenparitätsinformation innerhalb einer Struktur strömender zweiter Rahmen; Bilden der Struktur strömender zweiter Rahmen einschließlich zweier aufeinander folgender Rahmen, wobei die Struktur strömender zweiter Rahmen die Spalten- und Zeilenparitätsinformation, den Overheadabschnitt und den Datenabschnitt umfasst, wobei die Spaltenparitätsinformation in einem diagonalen Streifen innerhalb der zwei aufeinander folgenden Rahmen angeordnet ist, und wobei der Streifen über die zwei aufeinander folgenden Rahmen der Struktur strömender zweiter Rahmen verteilt ist.

    7.
    发明专利
    未知

    公开(公告)号:DE112004001600T5

    公开(公告)日:2006-07-27

    申请号:DE112004001600

    申请日:2004-08-25

    Applicant: INTEL CORP

    Abstract: Briefly, techniques to provide varying levels of enhanced forward error correction without modifying a line rate of a frame.

Patent Agency Ranking