公开(公告)号：BR112013002450B1

公开(公告)日：2022-10-25

申请号：BR112013002450

申请日：2012-06-21

Applicant: PANASONIC CORP ,  PANASONIC IP CORP AMERICA ,  SUN PATENT TRUST ,  VELOS MEDIA INT LTD

Inventor： HISAO SASAI ,  TAKAHIRO NISHI ,  YOUJI SHIBAHARA ,  TOSHIYASU SUGIO ,  KYOKO TANIKAWA ,  TORU MATSUNOBU

IPC: H04N7/00 ,  H04N19/94

Abstract: MÉTODO DE CODIFICAÇÃO DE IMAGEM, MÉTODO DE DECODIFICAÇÃO DE IMAGEM, APARELHO DE CODIFICAÇÃO DE IMAGEM, APARELHO DE DECODIFICAÇÃO DE IMAGEM, E APARELHO DE CODIFICAÇÃO E DECODIFICAÇÃO DE IMAGEM. Um método de codificação de imagem inclui (S801) codificar uma diferença de vetor de movimento indicando uma diferença entre o vetor de movimento e um vetor de movimento predito, em que a codificação (S801) inclui: codificar uma primeira parte que é uma parte que é uma parte de uma primeira componente que é uma de uma componente horizontal e uma componente vertical da diferença de vetor de movimento; codificar uma segunda parte que é uma parte de uma segunda componente que é diferente da primeira componente e é a outra componente de a componente horizontal e a componente vertical; codificar uma terceira parte que é uma parte da primeira componente e é diferente da primeira parte; codificar uma quarta parte que é uma parte da segunda componente e é diferente da segunda parte; e gerar uma série de códigos que inclui a primeira parte, a segunda parte, a terceira parte e a quarta parte na ordem relatada.

公开(公告)号：BR112022008605A2

公开(公告)日：2022-10-11

申请号：BR112022008605

申请日：2020-12-08

Applicant: PANASONIC IP CORP AMERICA

Inventor： VIRGINIE DRUGEON ,  TAKAHIRO NISHI ,  KIYOFUMI ABE ,  TADAMASA TOMA ,  YUSUKE KATO

IPC: H04N19/70

Abstract: CODIFICADOR E DECODIFICADOR. A presente invenção refere-se a um codificador (100) que inclui circuitos e memória acoplados ao circuito. O circuito: atribui um índice de fatia ao nível de imagem e um índice de fatia ao nível de subimagem a cada uma das fatias, o índice de fatia ao nível de imagem sendo atribuído a um nível de imagem, o índice de fatia ao nível de subimagem atribuído a um nível de subimagem; para cada uma das fatias, codifica o índice de fatia ao nível de subimagem da fatia em um cabeçalho de fatia da fatia; e codifica cada uma das fatias em um fluxo de bits. O índice de fatia ao nível de imagem atribuído a uma fatia atual a ser processada que está incluída em uma subimagem atual a ser processada é calculado adicionando (i) o índice de fatia ao nível de subimagem da fatia atual e (ii) um número total de fatias incluídas em uma ou mais subimagens que foram codificadas antes da subimagem atual das subimagens.

公开(公告)号：BR122022013317A2

公开(公告)日：2022-09-13

申请号：BR122022013317

申请日：2021-02-01

Applicant: PANASONIC IP CORP AMERICA

Inventor： TAKAHIRO NISHI ,  TADAMASA TOMA ,  KIYOFUMI ABE

IPC: H04N19/30 ,  H04N19/597 ,  H04N19/70

Abstract: CODIFICADOR, DECODIFICADOR E MEIO LEGÍVEL POR COMPUTADOR NÃO TRANSITÓRIO. A presente invenção refere-se a um codificador (100) que inclui circuitos e memória conectados ao mesmo. Em operação, o circuito: alterna entre codificar um primeiro sinalizador, de acordo com o uso de um esquema de codificação multicamada para codificar uma ou mais imagens, o primeiro sinalizador indicando se é permitido o uso de uma ou mais imagens de referência intercamadas para previsão intercamadas.

公开(公告)号：BR112013030347B1

公开(公告)日：2022-06-28

申请号：BR112013030347

申请日：2012-06-22

Applicant: PANASONIC CORP ,  PANASONIC IP CORP AMERICA ,  SUN PATENT TRUST

Inventor： HISAO SASAI ,  TAKAHIRO NISHI ,  YOUJI SHIBAHARA ,  TOSHIYASU SUGIO ,  KYOKO TANIKAWA ,  TORU MATSUNOBU

IPC: H04N7/00

Abstract: MÉTODO DE DECODIFICAÇÃO DE IMAGEM, MÉTODO DE CODIFICAÇÃO DE IMAGEM, APARELHO DE DECODIFICAÇÃO DE IMAGEM, APARELHO DE CODIFICAÇÃO DE IMAGEM E APARELHO DE CODIFICAÇÃO E DE DECODIFICAÇÃO DE IMAGEM. A presente invenção refere-se a um método de decodificação de imagem que inclui: determinar um contexto para uso em um bloco de corrente a partir de uma pluralidade de contextos (S204); efetuar a decodificação aritmética em uma sequência de bit que corresponde ao bloco de corrente usando o contexto determinado (S210), no qual na determinação (S204), o contexto é determinado sob a condição na qual os parâmetros de controle dos blocos vizinhos do bloco de corrente são usados quando o tipo de sinal for um primeiro tipo, os blocos vizinhos sendo um bloco esquerdo e um bloco superior do bloco de corrente (S206); e o contexto é determinado sob a condição na qual o parâmetro de controle do bloco superior não é usado, quando o tipo de sinal for um segundo tipo (S207) e o segundo tipo é um dentre "mvd_l0" e "mvd_I1".

公开(公告)号：BR112021001890A2

公开(公告)日：2021-04-27

申请号：BR112021001890

申请日：2019-09-06

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/537 ,  H04N19/577

Abstract: "codificador, decodificador, método de codificação e método de decodificação" a presente invenção refere-se a: dispositivos de codificação/decodificação - onde o codificador (100) inclui um conjunto de circuitos e uma memória conectada ao conjunto de circuitos; e a métodos de codificação e decodificação. o conjunto de circuitos deriva um valor absoluto de uma soma de valores de gradiente na primeira e segunda faixas; deriva, como um primeiro parâmetro, uma soma total dos valores absolutos das somas dos valores de gradiente derivados, respectivamente, para os pares de posições relativas de pixel; deriva um valor de diferença de pixel entre os valores de pixel na primeira e segunda faixas; inverte, ou mantém, um sinal de mais ou menos do valor de diferença de pixel, de acordo com um sinal de mais ou menos da soma de valores de gradiente indicando a soma dos valores de gradiente na primeira e segunda faixas; deriva, como um segundo parâmetro, uma soma total dos valores de diferença de pixel, cada um possuindo o sinal de mais ou menos invertido, ou mantido, os valores de diferença de pixel derivados, respectivamente, para as posições relativas de pixel; e gera uma imagem de predição utilizando os primeiro e segundo parâmetros.

公开(公告)号：BR112020026686A2

公开(公告)日：2021-03-30

申请号：BR112020026686

申请日：2019-07-11

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/119 ,  H04N19/176 ,  H04N19/52 ,  H04N19/577

Abstract: a presente invenção refere-se a um codificador de imagem tendo circuito acoplado a uma memória. o circuito divide um bloco de imagem atual em uma pluralidade de divisões. o circuito prevê um primeiro vetor de movimento de um conjunto de candidatos de vetor de movimento de previsão única para uma primeira divisão da pluralidade de divisões, e codifica a primeira divisão usando o primeiro vetor de movimento.

公开(公告)号：BR112020022773A2

公开(公告)日：2021-02-02

申请号：BR112020022773

申请日：2019-07-02

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/103 ,  H04N19/119 ,  H04N19/157 ,  H04N19/176 ,  H04N19/70

Abstract: codificador, decodificador, método de codificação e método de decodificação. a invenção refere-se a codificador (dispositivo codificador ou de codificação) (100) que inclui: circuito; e memória acoplada ao circuito. o circuito, em operação, escreve um primeiro parâmetro em um fluxo de bits, o primeiro parâmetro indicando, como um modo de predição, um de (i) um modo de predição múltiplo em que uma imagem de predição é gerada sobrepondo uma imagem de predição inter de um bloco atual e uma imagem de predição intra do bloco atual e (ii) um de uma pluralidade de modos de predição incluindo um modo triangular em que uma imagem de predição é gerada dividindo o bloco atual em regiões triangulares, e codifica o bloco atual de acordo com o modo de predição.

公开(公告)号：BR112020021718A2

公开(公告)日：2021-01-26

申请号：BR112020021718

申请日：2019-05-14

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  RYUICHI KANOH ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/52

Abstract: a presente invenção refere-se a um codificador (100) o qual inclui um circuito (160) e memória (162). utilizando a memória (162), o circuito (160) gera uma lista a qual inclui candidatos para um primeiro vetor de movimento para uma primeira partição. a lista tem um tamanho de lista máximo e uma ordem dos candidatos, e pelo menos um do tamanho de lista máximo ou da ordem dos candidatos é dependente de pelo menos um de um tamanho de partição ou uma forma de partição da primeira partição. o circuito (160) seleciona o primeiro vetor de movimento dos candidatos incluídos na lista; codifica um índice que indica o primeiro vetor de movimento dentre os candidatos na lista no fluxo de bits com base no tamanho de lista máximo; e gera a imagem predita para a primeira partição utilizando o primeiro vetor de movimento.

公开(公告)号：BR112020019800A2

公开(公告)日：2021-01-05

申请号：BR112020019800

申请日：2019-05-16

Applicant: PANASONIC IP CORP AMERICA

Inventor： KIYOFUMI ABE ,  RYUICHI KANOH ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/117 ,  H04N19/167 ,  H04N19/182 ,  H04N19/86

Abstract: codificador, decodificador, método de codificação e método de decodificação a presente invenção refere-se a um codificador (100) inclui um conjunto de circuitos (160) e uma memória (162). utilizando-se a memória, o conjunto de circuitos determina um filtro a ser utilizado para a filtragem de desbloqueio dentre uma pluralidade de filtros, incluindo um primeiro filtro e um segundo filtro (s102); e realiza a filtragem de desbloqueio em um limite de bloco utilizando o filtro determinado (s103). o primeiro filtro utiliza m pixels localizados em um lado superior do limite de bloco e m pixels localizados em um lado inferior do limite de bloco, e o segundo filtro utiliza os primeiros pixels localizados no lado superior do limite de bloco e os segundos pixels localizados no lado inferior do limite de bloco, onde m é um inteiro igual a pelo menos 2. o número de primeiros pixels é qualquer um dentre uma pluralidade de primeiros valores candidatos, e o número de segundos pixels é qualquer um dentre uma pluralidade de segundos valores candidatos. a pluralidade de primeiros valores candidatos a pixel e a pluralidade de segundos valores candidatos a pixel são, cada uma, um valor superior a ou igual a m.

公开(公告)号：BR112020013554A2

公开(公告)日：2020-12-01

申请号：BR112020013554

申请日：2019-01-30

Applicant: PANASONIC IP CORP AMERICA

Inventor： KIYOFUMI ABE ,  RYUICHI KANOH ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/109 ,  H04N19/157 ,  H04N19/176 ,  H04N19/513 ,  H04N19/577

Abstract: a presente invenção refere-se a dispositivo de codificação (codificador) (100) que é provido com circuito (160) e memória (162). o circuito (160) determina qual modo dentre múltiplos modos incluindo um primeiro modo no qual processamento de predição é executado com base em um vetor de movimento de bloco por bloco em uma imagem em movimento, e um segundo modo no qual o modo de predição executado com base em um vetor de movimento de sub-bloco por sub-bloco é usado para executar o processamento de predição, o sub-bloco sendo obtido ao dividir o bloco, se o modo de predição for executado no primeiro modo, avalia se é ou não para executar processamento de correção em uma imagem de predição obtida ao executar o processamento de predição, usando um gradiente espacial de valores de pixels na imagem de predição, e executa o processamento de correção se for avaliado que o processamento de correção é para ser executado, e se o processamento de predição for executado no segundo modo, não executa o processamento de correção.