公开(公告)号：BR112020016755A2

公开(公告)日：2020-12-15

申请号：BR112020016755

申请日：2019-03-04

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  RYUICHI KANOH ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/119 ,  H04N19/157 ,  H04N19/176

Abstract: a presente invenção refere-se a um dispositivo de codificação (codificador) (100) para codificar um bloco (corrente) a ser codificado incluído em uma imagem que está provido com um circuito e uma memória. o circuito divide o bloco a ser codificado em um primeiro sub-bloco, um segundo sub-bloco, e um terceiro sub-bloco em uma primeira direção utilizando a memória, o segundo sub-bloco estando localizado entre o primeiro sub-bloco e o terceiro sub-bloco, proíbe o segundo sub-bloco de ser dividido em duas partições na primeira direção, e codifica o primeiro sub-bloco, o segundo sub-bloco, e o terceiro sub-bloco.

公开(公告)号：BR112020019922A2

公开(公告)日：2021-01-05

申请号：BR112020019922

申请日：2019-05-09

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  RYUICHI KANOH ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/119 ,  H04N19/176 ,  H04N19/70

Abstract: codificador, decodificador, método de codificação, método de decodificação, e programa de compressão de imagem. a presente invenção refere-se a um dispositivo de codificação (codificador) (100) que executa divisão em uma pluralidade de blocos utilizando um conjunto de modos de divisão de bloco obtido combinando um ou mais modos de divisão de bloco os quais definem tipos de divisão. o conjunto de modos de divisão de bloco compreende: um primeiro modo de divisão de bloco no qual o número de divisões e a direção de divisão para dividir um primeiro bloco são definidos; e um segundo modo de divisão de bloco no qual o número de divisões e a direção de divisão para dividir um segundo bloco, o qual é um dos blocos adquiridos pela divisão do primeiro bloco são definidos. quando uma divisão no primeiro modo de divisão resulta em três blocos, o segundo bloco é o bloco central dentre os blocos adquiridos dividindo o primeiro bloco, e a direção de divisão do segundo modo de divisão de bloco é a mesma que a direção de divisão do primeiro modo de divisão de bloco, então o segundo modo de divisão de bloco inclui somente um modo de divisão de bloco no qual uma divisão resulta em três blocos.

公开(公告)号：MX2020001886A

公开(公告)日：2020-03-24

申请号：MX2020001886

申请日：2018-08-10

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  TADAMASA TOMA ,  TAKAHIRO NISHI ,  KIYOFUMI ABE ,  RYUICHI KANOH ,  SUGHOSH PAVAN SHASHIDHAR ,  HAN BOON TEO ,  JING YA LI ,  RU LING LIAO

IPC: H04N19/51 ,  H04N19/176 ,  H04N19/182

Abstract: Se proporciona un codificador de imagen el cual incluye conjunto de circuitos y una memoria acoplada al conjunto de circuitos. En operación, el conjunto de circuitos realiza: división de un bloque de imagen en una pluralidad de divisiones que incluyen una primera división que tiene una forma no rectangular (por ejemplo, una forma triangular) y una segunda división; predecir un primer vector de movimiento para la primera división y un segundo vector de movimiento para la segunda división; y codificar la primera división usando el primer vector de movimiento y la segunda división usando el segundo vector de movimiento.

公开(公告)号：BR112020025664A2

公开(公告)日：2021-03-23

申请号：BR112020025664

申请日：2019-07-05

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/52

Abstract: dispositivo codificador, dispositivo decodificador, método de codificação e método de decodificação. a presente invenção refere-se a um dispositivo codificador (100) que inclui o conjunto de circuitos (160) e a memória (162) conectada ao conjunto de circuitos (160). durante a operação, o conjunto de circuitos (160): seleciona uma primeira tabela a ser utilizada para uma partição atual, a ser codificada em uma imagem de um vídeo, dentre as tabelas que são utilizadas para corrigir um vetor de movimento de base em uma direção predeterminada, utilizando um valor de correção especificado por um índice, as tabelas incluindo valores de correção que apresentam diferenças variáveis entre os índices; escreve um parâmetro que indica um primeiro índice a ser selecionado dentre os índices incluídos na primeira tabela; e codifica a partição atual utilizando o vetor de movimento de base corrigido utilizando um valor de correção especificado pelo primeiro índice.

公开(公告)号：BR112020002254A2

公开(公告)日：2020-08-04

申请号：BR112020002254

申请日：2018-08-10

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  RYUICHI KANOH ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/117 ,  H04N19/157 ,  H04N19/80

Abstract: um codificador de imagem refere-se a, incluindo um conjunto de circuitos e uma memória acoplada ao conjunto de circuitos. o conjunto de circuitos, em operação, realiza uma operação de suavização de limite ao longo de um limite entre uma primeira partição, que possui um formato não retangular (por exemplo, um formato triangular), e uma segunda partição, que são divididas a partir de um bloco de imagem. a operação de suavização de limite inclui a primeira previsão de primeiros valores de um conjunto de pixels da primeira partição ao longo do limite, a utilização da informação da primeira partição; a segunda previsão de segundos valores do conjunto de pixels da primeira partição ao longo do limite, utilizando a informação da segunda partição; a ponderação dos primeiros valores e dos segundos valores; e a codificação da primeira partição utilizando os primeiros valores ponderados e os segundos valores ponderados.

公开(公告)号：BR112020002205A2

公开(公告)日：2020-07-28

申请号：BR112020002205

申请日：2018-08-10

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  RYUICHI KANOH ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/537 ,  H04N19/70

Abstract: a presente invenção refere-se a um codificador de imagem, que inclui os circuitos e uma memória acoplada ao circuito. os circuitos, em operação, executam uma operação de sintaxe da divisão, que inclui: dividir um bloco de imagem em uma pluralidade de divisões, que inclui uma primeira divisão com uma forma não retangular (por exemplo, uma forma triangular) e uma segunda divisão com base em um parâmetro de divisão indicativo da divisão; codificar a primeira divisão e a segunda divisão; e gravar um ou mais parâmetros, que incluem o parâmetro de divisão em um fluxo de bits.

公开(公告)号：BR112020026686A2

公开(公告)日：2021-03-30

申请号：BR112020026686

申请日：2019-07-11

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/119 ,  H04N19/176 ,  H04N19/52 ,  H04N19/577

Abstract: a presente invenção refere-se a um codificador de imagem tendo circuito acoplado a uma memória. o circuito divide um bloco de imagem atual em uma pluralidade de divisões. o circuito prevê um primeiro vetor de movimento de um conjunto de candidatos de vetor de movimento de previsão única para uma primeira divisão da pluralidade de divisões, e codifica a primeira divisão usando o primeiro vetor de movimento.

公开(公告)号：BR112020022773A2

公开(公告)日：2021-02-02

申请号：BR112020022773

申请日：2019-07-02

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/103 ,  H04N19/119 ,  H04N19/157 ,  H04N19/176 ,  H04N19/70

Abstract: codificador, decodificador, método de codificação e método de decodificação. a invenção refere-se a codificador (dispositivo codificador ou de codificação) (100) que inclui: circuito; e memória acoplada ao circuito. o circuito, em operação, escreve um primeiro parâmetro em um fluxo de bits, o primeiro parâmetro indicando, como um modo de predição, um de (i) um modo de predição múltiplo em que uma imagem de predição é gerada sobrepondo uma imagem de predição inter de um bloco atual e uma imagem de predição intra do bloco atual e (ii) um de uma pluralidade de modos de predição incluindo um modo triangular em que uma imagem de predição é gerada dividindo o bloco atual em regiões triangulares, e codifica o bloco atual de acordo com o modo de predição.

公开(公告)号：BR112020021718A2

公开(公告)日：2021-01-26

申请号：BR112020021718

申请日：2019-05-14

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  RYUICHI KANOH ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/52

Abstract: a presente invenção refere-se a um codificador (100) o qual inclui um circuito (160) e memória (162). utilizando a memória (162), o circuito (160) gera uma lista a qual inclui candidatos para um primeiro vetor de movimento para uma primeira partição. a lista tem um tamanho de lista máximo e uma ordem dos candidatos, e pelo menos um do tamanho de lista máximo ou da ordem dos candidatos é dependente de pelo menos um de um tamanho de partição ou uma forma de partição da primeira partição. o circuito (160) seleciona o primeiro vetor de movimento dos candidatos incluídos na lista; codifica um índice que indica o primeiro vetor de movimento dentre os candidatos na lista no fluxo de bits com base no tamanho de lista máximo; e gera a imagem predita para a primeira partição utilizando o primeiro vetor de movimento.

公开(公告)号：BR112020010935A2

公开(公告)日：2020-11-17

申请号：BR112020010935

申请日：2018-11-30

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  RYUICHI KANOH ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/51 ,  H04N19/523 ,  H04N19/563 ,  H04N19/573 ,  H04N19/80

Abstract: a presente invenção refere-se a sistemas e métodos para codificação de vídeo. os sistemas incluem, por exemplo, um codificador de imagem que compreende: um circuito e uma memória acoplada no circuito, em que o circuito, em operação, executa o seguinte: predizer um primeiro bloco de amostras de predição para um bloco corrente de uma imagem, em que predizer o primeiro bloco de amostras de predição inclui pelo menos um processo de predição com um vetor de movimento de uma imagem diferente; preencher o primeiro bloco de amostras de predição para formar um segundo bloco de amostras de predição, em que o segundo bloco é maior do que o primeiro bloco; calcular pelo menos um gradiente utilizando o segundo bloco de amostras de predição; e codificar o bloco corrente utilizando pelo menos o gradiente calculado.