公开(公告)号：JP2006344979A

公开(公告)日：2006-12-21

申请号：JP2006160600

申请日：2006-06-09

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： BUSTOS JESSY ,  THONY PHILIPPE ,  CORONEL PHILIPPE

IPC: H01L21/027 ,  G03F7/20 ,  H01L21/3205 ,  H01L21/336 ,  H01L29/786

Abstract: PROBLEM TO BE SOLVED: To easily form a circuit member at an upper position of a cavity buried in a substrate, on the substrate of an integrated electronic circuit. SOLUTION: The upper part of the cavity C formed in the substrate 100 of the integrated electronic circuit is closed, and a hollow E is formed. The hollow E is buried by a material 10 selected so that reflection of a lithography radiation F1 may be weakened. If the radiation is irradiated after a resist layer 3 is laminated on the circuit, a portion positioned at the upper part of the hollow E of the resist layer 3 is exposed to a dosage which is lower than a threshold of development of a resist only by primary flux F1. A portion outside the hollow of the resist layer 3 is exposed to the higher dosage than the threshold, by the primary flux F1 and secondary flux F2 reflected from a surface of the substrate 100. When the resist layer 3 is developed, a mask M2 is obtained only at the upper part of the cavity C. COPYRIGHT: (C)2007,JPO&INPIT

公开(公告)号：FR2887074A1

公开(公告)日：2006-12-15

申请号：FR0505883

申请日：2005-06-09

Applicant: ST MICROELECTRONICS CROLLES 2 ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： BUSTOS JESSY ,  THONY PHILIPPE ,  CORONEL PHILIPPE

IPC: H01L21/027 ,  H01L23/552

Abstract: Un procédé permet de former un masque sur un circuit électronique intégré, au dessus d'une cavité (C) créée en profondeur dans un substrat (100) du circuit. Pour cela, une surface du substrat (S) présente un enfoncement (E) au dessus de la cavité. L'enfoncement est rempli d'un matériau (10) sélectionné pour atténuer une réflexion d'un rayonnement lithographique (F1) sur la surface du substrat. Une couche de résine (3) est déposée sur le circuit puis exposée au rayonnement de sorte que des portions de résine situées au dessus de l'enfoncement et décalées par rapport à l'enfoncement reçoivent des quantités de rayonnement respectivement inférieure et supérieure à un seuil de développement de la résine. Un masque de gravure est alors obtenu sur le circuit, qui est aligné par rapport à la cavité.

公开(公告)号：FR2887075A1

公开(公告)日：2006-12-15

申请号：FR0505880

申请日：2005-06-09

Applicant: ST MICROELECTRONICS CROLLES 2 ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： BUSTOS JESSY ,  THONY PHILIPPE ,  CORONEL PHILIPPE

IPC: H01L21/768 ,  H01L21/8244 ,  H01L27/11

Abstract: Un procédé de réalisation de deux éléments (1a, 4a) superposés au sein d'un circuit électronique intégré permet de réduire ou de supprimer des marges d'alignement autour de ces éléments. Des côtés (12, 13) de l'élément de circuit supérieur (4a) sont définis par des bords de l'élément de circuit inférieur (1a), lors d'une étape d'exposition du circuit à un rayonnement lithographique. D'autres côtés (11a, 11b) de l'élément de circuit supérieur (4a) sont définis par une couche qui atténue une réflexion du rayonnement sur l'élément de circuit inférieur (1a). Le procédé peut être appliqué à une réalisation de connexions électriques.

公开(公告)号：FR2887075B1

公开(公告)日：2007-10-12

申请号：FR0505880

申请日：2005-06-09

Applicant: ST MICROELECTRONICS CROLLES 2 ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： BUSTOS JESSY ,  THONY PHILIPPE ,  CORONEL PHILIPPE

IPC: H01L21/768 ,  H01L21/8244 ,  H01L27/11

Abstract: A radiation attenuating layer (2) is formed above lower circuit element that is reflective to radiation. A layer transparent to radiation is formed above attenuating layer. A lithography resist mask deposited on circuit is exposed to primary radiation flux. The mask is developed to remove portions exposed to amount of radiation above mask development threshold. An upper circuit element that has one side defined by edge of attenuating layer and other side superimposed with a side of lower element is formed. An independent claim is included for integrated electronic circuit.