-
1.发明专利
公开(公告)号：FR3089317A1
公开(公告)日：2020-06-05
申请号：FR1872239
申请日：2018-12-03
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： GRIL-MAFFRE JEAN-MICHEL , EVA CHRISTOPHE
Abstract: Système comprenant un dispositif de mémoire (DMM) comportant un premier domaine mémoire (DM1) destiné à stocker des premières données à des premières adresses et un deuxième domaine mémoire (DM2) destiné à stocker, sur commande, soit des deuxièmes données à des deuxièmes adresses soit des bits de contrôle de code correcteur d’erreurs associés aux premières données à des troisièmes adresses Figure pour l’abrégé : Fig. 3
-
公开(公告)号：FR3103620B1
公开(公告)日：2021-11-26
申请号：FR1913001
申请日：2019-11-21
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： EVA CHRISTOPHE , GRIL-MAFFRE JEAN-MICHEL
Abstract: Le procédé d’écriture dans une mémoire volatile (MEM) comprend au moins une réception d’une requête d’écriture dans la mémoire, et, en réponse à chaque requête d’écriture dans la mémoire (RQ_ECR) : - une préparation des données à écrire dans la mémoire (PREP_DatEcc) comprenant un calcul d’un code correcteur d’erreur (ECC) ; - un enregistrement dans un registre tampon (BUF_DatEcc) des données à écrire dans la mémoire (MEM) ; et - si aucune nouvelle requête d’écriture ou de lecture dans la mémoire (MEM) n’est reçue (rq_nok) après ledit enregistrement (BUF_DatEcc), une écriture dans la mémoire (MEM) des données à écrire enregistrées dans le registre tampon (ECR_DatEcc). Figure pour l’abrégé : Fig 1
-
Patent Agency Ranking
公开(公告)号：FR3111439A1
公开(公告)日：2021-12-17
申请号：FR2006167
申请日：2020-06-12
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： EVA CHRISTOPHE , GRIL-MAFFRE JEAN-MICHEL
Abstract: Procédé de gestion des accès à une mémoire vive (MM) connectée à une unité de traitement (CPU) par l’intermédiaire d’une interface mémoire (MM_IF), comprenant à la réception par l’interface mémoire d’une requête d’accès (RQT) à la mémoire émise par l’unité de traitement, une indication par l’interface mémoire à l’unité de traitement de la non disponibilité de la mémoire pour recevoir une autre requête d’accès pendant une durée d’indisponibilité différentiable selon que la requête reçue est une requête en écriture ou en lecture. La valeur de la durée d’indisponibilité (VAL_W) associée à une requête en écriture et la valeur de la durée d’indisponibilité (VAL_R) associée à une requête en lecture sont individuellement programmables indépendamment l’une de l’autre. Figure pour l’abrégé : Fig 2
-
公开(公告)号：FR3112044A1
公开(公告)日：2021-12-31
申请号：FR2006639
申请日：2020-06-24
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： GAILHARD BRUNO , TRUPHEMUS LAURENT , EVA CHRISTOPHE
Abstract: La phase de démarrage comporte -une délivrance, par le comparateur de phase, d’impulsions de commande (IMP) au cours de chacune d’elles la fréquence du signal de sortie (CKvco) de l’oscillateur augmente, ladite augmentation comportant une application d’un courant de précharge (Ip) en entrée de l’oscillateur,-au moins une détermination d’une variation temporelle (PNT) de ladite fréquence du signal de de sortie, et -au moins un ajustement de l’intensité du courant de précharge (Ip) en fonction de ladite au moins une variation temporelle déterminée (PNT) de façon à se rapprocher d’une variation temporelle de référence (PNTR). Figure pour l’abrégé : Fig 3
-
公开(公告)号：FR3098665B1
公开(公告)日：2021-07-30
申请号：FR1907661
申请日：2019-07-09
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： GAILHARD BRUNO , TRUPHEMUS LAURENT , EVA CHRISTOPHE
IPC: H03L7/08
Abstract: Le fonctionnement de la boucle à verrouillage de phase comprend une phase de démarrage comportant -une délivrance à un comparateur de phase (PFD) de la boucle, d’un signal de référence (CKin/2) ayant un rapport cyclique de 50%, -une réinitialisation, à chaque front d’un premier type du signal de référence, d’un premier diviseur (DV1) du signal de sortie de l’oscillateur contrôlé en tension de la boucle (VCO), -une délivrance par le comparateur de phase recevant le signal de référence (CKin/2) et un signal de retour (CKfb/2) issu dudit premier diviseur, à chaque front d’un deuxième type du signal de référence, d’une impulsion de commande (IMP) au cours de laquelle la tension de contrôle (Vcontrol) de l’oscillateur augmente. Figure pour l’abrégé : Fig 1
-
公开(公告)号：FR3103620A1
公开(公告)日：2021-05-28
申请号：FR1913001
申请日：2019-11-21
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： EVA CHRISTOPHE , GRIL-MAFFRE JEAN-MICHEL
Abstract: Le procédé d’écriture dans une mémoire volatile (MEM) comprend au moins une réception d’une requête d’écriture dans la mémoire, et, en réponse à chaque requête d’écriture dans la mémoire (RQ_ECR) : - une préparation des données à écrire dans la mémoire (PREP_DatEcc) comprenant un calcul d’un code correcteur d’erreur (ECC) ; - un enregistrement dans un registre tampon (BUF_DatEcc) des données à écrire dans la mémoire (MEM) ; et - si aucune nouvelle requête d’écriture ou de lecture dans la mémoire (MEM) n’est reçue (rq_nok) après ledit enregistrement (BUF_DatEcc), une écriture dans la mémoire (MEM) des données à écrire enregistrées dans le registre tampon (ECR_DatEcc). Figure pour l’abrégé : Fig 1
-
公开(公告)号：FR3098665A1
公开(公告)日：2021-01-15
申请号：FR1907661
申请日：2019-07-09
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： GAILHARD BRUNO , TRUPHEMUS LAURENT , EVA CHRISTOPHE
IPC: H03L7/08
Abstract: Le fonctionnement de la boucle à verrouillage de phase comprend une phase de démarrage comportant -une délivrance à un comparateur de phase (PFD) de la boucle, d’un signal de référence (CKin/2) ayant un rapport cyclique de 50%, -une réinitialisation, à chaque front d’un premier type du signal de référence, d’un premier diviseur (DV1) du signal de sortie de l’oscillateur contrôlé en tension de la boucle (VCO), -une délivrance par le comparateur de phase recevant le signal de référence (CKin/2) et un signal de retour (CKfb/2) issu dudit premier diviseur, à chaque front d’un deuxième type du signal de référence, d’une impulsion de commande (IMP) au cours de laquelle la tension de contrôle (Vcontrol) de l’oscillateur augmente. Figure pour l’abrégé : Fig 1
-
-
-
-
-
-
Search Results
7
records
(took 0.053 seconds)
