-
公开(公告)号：FR3060878A1
公开(公告)日：2018-06-22
申请号：FR1662640
申请日：2016-12-16
Applicant: ST MICROELECTRONICS ALPS SAS
Inventor： BRANCA XAVIER
IPC: H01S5/06 , H01L29/861 , H01S5/183
Abstract: Le procédé de commande d'un réseau (3) de M sources optiques, les M sources optiques étant réparties en N groupes (G1 à G4), avec N inférieur à M, comprend des cycles d'activations/désactivations respectives et séquentielles de toutes les sources optiques des N groupes à partir de N signaux de commande (SC1 à SC4) en créneaux périodiques successivement mutuellement déphasés de Pi/N et ayant tous la même période, chaque signal de commande (SC1 à SC4) ayant un premier état, un deuxième état, et un rapport cyclique (R) de 1/2, chaque groupe (G1 à G4) étant activé lorsque le signal de commande (SC1 à SC4) correspondant est dans son premier état et désactivé lorsque le signal de commande (SC1 à SC4) est dans son deuxième état, le nombre de sources optiques dans chaque groupe (G1 à G4) et l'ordonnancement des groupes (G1 à G4) dans la séquence des activations/désactivations étant choisis de façon à générer un signal optique (5) dont l'amplitude varie par palier selon une évolution sinusoïdale.
-
公开(公告)号：FR3047380B1
公开(公告)日：2018-05-18
申请号：FR1650731
申请日：2016-01-29
Applicant: ST MICROELECTRONICS ALPS SAS
Inventor： HEMBERT SERGE
IPC: H04N19/156
-
公开(公告)号：FR3030983B1
公开(公告)日：2018-02-16
申请号：FR1462870
申请日：2014-12-19
Applicant: ST MICROELECTRONICS ALPS SAS
Inventor： FRAISSE CHRISTIAN , NAGARI ANGELO
IPC: H04R3/00
-
公开(公告)号：FR3032309B1
公开(公告)日：2017-06-23
申请号：FR1550794
申请日：2015-02-02
Applicant: ST MICROELECTRONICS ALPS SAS
Inventor： PONS ALEXANDRE
Abstract: L'invention concerne un circuit de régulation de tension comprenant : un premier transistor (HPM) connecté entre une entrée (In) de tension à réguler (Vin) et une sortie (Out) de tension régulée (Vout), une première boucle de régulation commandant le premier transistor en fonction d'un écart entre une tension de référence (Vrf) et une première tension de contre réaction (Vfh) dérivée de la tension régulée, un second transistor (LPM) connecté en série entre le premier transistor (HPM) et la sortie (Out), une seconde boucle de régulation commandant le second transistor en fonction d'un écart entre la tension de référence et une seconde tension de contre réaction (Vfl) dérivée de la tension régulée, la seconde boucle de régulation étant active dans des modes de régulation à faible et forte puissance, et un circuit de commutation (I1, I2) pour forcer le premier transistor (HPM) dans un état passant en mode de régulation à faible puissance.
-
公开(公告)号：FR3134623B1
公开(公告)日：2025-01-17
申请号：FR2203444
申请日：2022-04-14
Applicant: ST MICROELECTRONICS ALPS SAS
Inventor： MICHAL VRATISLAV
IPC: G01K3/00 , G01R19/165
Abstract: Circuit intégré comprenant un circuit générateur de tension indépendante de la température (BG) configuré pour générer une tension constante avec la température (VBG) par somme d’une tension proportionnelle à la température absolue (VPTAT) et d’une tension complémentaire à la température absolue (VCTAT), et un circuit de détection de seuil de température (DET) comportant un pont résistif diviseur de tension (RS1, RS2) configuré pour générer une tension de référence (VREF) égale à une fraction de la tension constante avec la température (VBG) et un circuit comparateur (COMP) configuré pour comparer la tension proportionnelle à la température absolue (VPTAT) avec la tension de référence (VREF). Figure pour l’abrégé : Fig 1
-
Patent Agency Ranking
公开(公告)号：FR3134232A1
公开(公告)日：2023-10-06
申请号：FR2203116
申请日：2022-04-05
Inventor： PTAK OLIVIER , HAJJI OUAFA , KIMMICH GEORG
Abstract: Dispositif électronique La présente description concerne un dispositif électronique (100, 200) comprenant : une puce électronique (102) montée sur une première région (109) d’un substrat (107) du dispositif électronique ; une première couche (105, 142, 205) d’un premier matériau d’enrobage recouvrant au moins une face de la puce électronique (102) orientée à l’opposé du substrat (107) ; et un élément de rayonnement (106) d’une antenne du dispositif électronique séparé du substrat (107) par au moins une partie de la première couche d’enrobage (105, 142, 205) et étant décalé par rapport à la première région (109) du substrat (107) pour que l’élément de rayonnement (106) ne recouvre pas la puce électronique (102), l’élément de rayonnement (106) étant enterré dans la première couche d’enrobage (105, 142, 205) ou étant agencé dans la première couche d’enrobage (105, 142, 205) et recouvert au moins en partie par un matériau de protection (210). Figure pour l'abrégé : Fig. 1
-
公开(公告)号：FR3123134A1
公开(公告)日：2022-11-25
申请号：FR2105332
申请日：2021-05-21
Inventor： GOBIN PIERRE , RIBEIRO DE FREITAS JEREMY
IPC: G06F7/48
Abstract: Il est proposé un dispositif de détermination de la valeur d’un polynôme (P(X)) de variable X, le polynôme étant de degré N avec N+1 coefficients, le dispositif comprenant K premiers circuits électroniques (C1_K1 ; C1_K2) et un deuxième circuit électronique (C2). Les K premiers circuits permettent de mettre en œuvre simultanément les K méthodes de Horner sur des sous-polynômes (A(X2) ; B(X2)) du polynôme (P(X)). Les K premiers circuits permettent d’obtenir simultanément K résultats d’évaluation de ces K sous-polynômes. Le deuxième circuit (C2) permet ensuite de terminer l’évaluation du polynôme en mettant en œuvre l’algorithme de Horner une nouvelle fois à partir des K résultats d’évaluation des sous-polynômes, ce qui permet d’obtenir la valeur du polynôme pour la valeur de la variable X. . Figure pour l’abrégé : Fig 1
-
公开(公告)号：FR3121564A1
公开(公告)日：2022-10-07
申请号：FR2103316
申请日：2021-03-31
Inventor： ALBESA FRANCK , ANQUET NICOLAS
Abstract: Stockage sécurisé de clefs de chiffrement La présente description concerne un procédé de réalisation d’une opération cryptographique, le procédé comprenant : - la génération d’une première valeur de comptage par un compteur monotone (204) d’un dispositif de traitement (202); - la transmission par le compteur monotone de la première valeur de comptage à une mémoire (104) du dispositif de traitement ; - la sélection d’une première clef de chiffrement dans la mémoire sur la base de la première valeur de comptage ; et- la mise à disposition de la première clef de chiffrement sélectionnée à un processeur cryptographique (102). Figure pour l'abrégé : Fig. 2A
-
公开(公告)号：FR3121529A1
公开(公告)日：2022-10-07
申请号：FR2103315
申请日：2021-03-31
Inventor： ALBESA FRANCK , ANQUET NICOLAS
Abstract: Débogage sécurisé La présente description concerne un procédé de débogage d’un dispositif de traitement, le procédé comprenant : - la génération, par un compteur monotone, d’une première valeur de comptage ; - la transmission (209), par le compteur monotone, de la première valeur de comptage à un circuit de contrôle d’accès au débogage ; - la comparaison (211), par le circuit de contrôle d’accès au débogage, de la première valeur de comptage avec une ou plusieurs valeurs de référence ; et - l’autorisation (215) ou l’interdiction (213) d’accès pour débogage, par le circuit de contrôle d’accès au débogage, sur la base de la comparaison. Figure pour l'abrégé : Fig. 2
-
公开(公告)号：FR3121526A1
公开(公告)日：2022-10-07
申请号：FR2103313
申请日：2021-03-31
Inventor： ALBESA FRANCK , ANQUET NICOLAS
IPC: G06F21/51
Abstract: Démarrage sécurisé d’une unité de traitement La présente description concerne un procédé de démarrage d’un dispositif de traitement (102), le procédé comprenant : - la génération (303), par un compteur monotone et lors d’une première phase de démarrage, d’une première valeur de comptage ; - la transmission, par le compteur monotone, de la première valeur de comptage à un circuit de contrôle d’accès d’une mémoire ; - la lecture (305), sur la base de la première valeur de comptage, de premières données stockées dans la mémoire ;- la génération (309), par ledit compteur et lors d’une deuxième phase de démarrage, d’une deuxième valeur de comptage supérieure à la première valeur de comptage, le circuit de contrôle d’accès de la mémoire (104) étant configuré de sorte que la lecture des premières données ne soit pas autorisée sur la base de la deuxième valeur de comptage. Figure pour l'abrégé : Fig. 3
-
-
-
-
-
-
-
-
-
Search Results
125
records
(took 0.023 seconds)
