-
公开(公告)号：KR100593745B1
公开(公告)日：2006-06-28
申请号：KR1020040108007
申请日：2004-12-17
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L28/91 , H01L27/10894 , H01L28/65
Abstract: 캐패시터의 스토리지 노드 형성방법을 제공한다. 이 방법은 반도체기판에 셀 영역 및 주변회로 영역을 구비한다. 상기 셀 영역 및 주변회로 영역의 상기 반도체기판 상에 층간절연막을 형성한다. 상기 셀 영역의 상기 층간절연막을 관통하는 매립 콘택 플러그들을 형성한다. 상기 셀 영역 및 주변회로 영역의 반도체기판 상에 몰딩막을 형성한다. 상기 셀 영역의 상기 몰딩막을 패터닝하여 상기 매립 콘택 플러그들을 노출시키는 스토리지 노드홀들을 형성한다. 상기 스토리지 노드홀들을 갖는 반도체기판 상에 콘포말한 스토리지 노드막을 형성한다. 상기 스토리지 노드막을 갖는 반도체기판 상에 감광막을 형성한다. 이때, 상기 셀 영역의 감광막은 상기 주변회로 영역의 감광막 보다 낮은 높이로 형성된다. 스캐터링 바를 갖는 레티클을 이용하여 상기 반도체기판을 노광한다. 이때, 상기 스캐터링 바는 상기 레티클에서 상기 셀 영역에 대응되는 위치에 형성된다. 상기 반도체기판을 현상하여 상기 감광막의 노광된 영역을 제거하여 상기 스토리지 노드막을 일부 노출시킨다. 이때, 상기 스토리지 노드홀들 내의 상기 감광막은 그대로 유지된다. 상기 노출된 스토리지 노드막을 갖는 반도체기판을 에치백하여 스토리지 노드들을 분리한다.
스토리지 노드, 스캐터링 바, 레티클, 노광에너지, 감광막, 에치백Abstract translation: 提供了一种形成电容器的存储节点的方法。 该方法在半导体衬底中具有单元区域和外围电路区域。 并且在单元区域和外围电路区域中的半导体衬底上形成层间绝缘膜。 由此形成穿透单元区域中的层间绝缘膜的掩埋接触塞。 在单元区域和外围电路区域中的半导体衬底上形成模制膜。 对单元区域的模制膜进行图案化以形成暴露掩埋接触塞的存储节点孔。 形成符合具有存储节点孔的半导体衬底的存储节点膜。 在具有存储节点膜的半导体衬底上形成光刻胶膜。 此时，单元区域的光刻胶层形成在比外围电路区域的光刻胶层更低的高度处。 并且使用具有散射棒的掩模版使半导体衬底暴露。 此时，散射条形成在与掩模版中的单元区域相对应的位置处。 显影半导体衬底以去除光刻胶膜的暴露区域以部分暴露存储节点膜。 此时，存储节点孔中的感光膜保持原样。 对具有暴露的存储节点膜的半导体衬底进行回蚀以分离存储节点。
-
公开(公告)号：KR1020060069021A
公开(公告)日：2006-06-21
申请号：KR1020040108007
申请日：2004-12-17
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L28/91 , H01L27/10894 , H01L28/65
Abstract: 캐패시터의 스토리지 노드 형성방법을 제공한다. 이 방법은 반도체기판에 셀 영역 및 주변회로 영역을 구비한다. 상기 셀 영역 및 주변회로 영역의 상기 반도체기판 상에 층간절연막을 형성한다. 상기 셀 영역의 상기 층간절연막을 관통하는 매립 콘택 플러그들을 형성한다. 상기 셀 영역 및 주변회로 영역의 반도체기판 상에 몰딩막을 형성한다. 상기 셀 영역의 상기 몰딩막을 패터닝하여 상기 매립 콘택 플러그들을 노출시키는 스토리지 노드홀들을 형성한다. 상기 스토리지 노드홀들을 갖는 반도체기판 상에 콘포말한 스토리지 노드막을 형성한다. 상기 스토리지 노드막을 갖는 반도체기판 상에 감광막을 형성한다. 이때, 상기 셀 영역의 감광막은 상기 주변회로 영역의 감광막 보다 낮은 높이로 형성된다. 스캐터링 바를 갖는 레티클을 이용하여 상기 반도체기판을 노광한다. 이때, 상기 스캐터링 바는 상기 레티클에서 상기 셀 영역에 대응되는 위치에 형성된다. 상기 반도체기판을 현상하여 상기 감광막의 노광된 영역을 제거하여 상기 스토리지 노드막을 일부 노출시킨다. 이때, 상기 스토리지 노드홀들 내의 상기 감광막은 그대로 유지된다. 상기 노출된 스토리지 노드막을 갖는 반도체기판을 에치백하여 스토리지 노드들을 분리한다.
스토리지 노드, 스캐터링 바, 레티클, 노광에너지, 감광막, 에치백-
公开(公告)号：KR100566229B1
公开(公告)日：2006-03-29
申请号：KR1020030062619
申请日：2003-09-08
Applicant: 삼성전자주식회사
IPC: H04W16/00
Abstract: 본 발명은 이동 통신 시스템의 소정 서비스 제공 방법 및 장치에 관한 것으 로, 감지부가 이동 통신 시스템의 서비스 제공 단위인 셀 내의 셀 밀도를 감지하 는 제 1단계와, 판단부가 소정 서비스의 제공 여부를 판단하기 위해 기 설정된 기 준 셀 밀도와 상기 감지부에서 감지된 셀 밀도를 비교하여 상기 감지부에서 감지 된 셀 밀도가 상기 소정 서비스의 제공 조건을 만족하는지를 판단하는 제 2단계 와, 서비스 제공부는 상기 제 2단계의 판단 결과 상기 제 1단계에서 감지된 셀 밀 도가 상기 소정 서비스의 제공 조건을 만족하는 경우 상기 셀 내의 이동국들에게 상기 소정 서비스를 제공하는 제 3단계를 포함함을 특징으로 한다.
따라서 본 발명은, 이동 통신 시스템에서 셀 밀도를 파악하여 사용자에게 적절한 소정 서비스를 제공하는 방법 및 장치를 제시함으로써 효과적인 서비스를 제공할 수 있다. 또한 셀 밀도가 높은 지역에서 휴대용 단말기에 적절한 소정 서 비스를 제공함으로써 사용자의 불쾌감 유발을 막고 공공장소에서 타인에게 주는 피해를 줄일 수 있다.
이동 통신 시스템, 셀-
公开(公告)号：KR100557998B1
公开(公告)日：2006-03-06
申请号：KR1020030065277
申请日：2003-09-19
Applicant: 삼성전자주식회사
IPC: H01L21/8242
Abstract: 실린더형 스토리지 전극을 갖는 반도체 소자 및 그 제조 방법을 제공한다. 반도체 기판 상에 층간절연막이 적층된다. 상기 층간절연막을 관통하는 콘택홀 내에 콘택 플러그가 형성된다. 상기 콘택 플러그는 상기 콘택홀의 하부를 채우되, 상기 층간절연막의 상부면 보다 낮은 표면을 갖도록 리세스된다. 상기 층간절연막 상에 식각정지막이 적층된다. 상기 식각정지막은 상기 콘택홀의 상부에 위치하는 개구부를 갖는다. 상기 개구부의 폭은 상기 콘택홀의 폭보다 작다. 상기 리세스된 콘택 플러그의 상부면, 상기 콘택홀의 측벽 및 상기 개구부의 측벽을 덮고 상기 식각정지막의 표면으로부터 상부를 향하여 연장된 실린더형의 스토리지 전극이 형성된다.
캐패시터, 실린더형 스토리지 전극, 무너짐, 브릿지, 콘택 플러그-
公开(公告)号：KR100546395B1
公开(公告)日：2006-01-26
申请号：KR1020030081099
申请日：2003-11-17
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L28/90 , H01L27/10817 , H01L27/10852 , H01L28/91
Abstract: 리닝 현상을 억제하거나 리닝 현상이 발생하더라도 리닝 현상에 의한 인접한 스토리지전극간의 쇼트를 방지할 수 있는 반도체소자의 커패시터 및 그 제조방법이 개시된다. 본 발명에 따른 반도체소자의 커패시터는, 반도체기판 상에서 서로 인접하여 형성된 복수개의 실린더형 스토리지전극, 상기 실린더형 스토리지 전극의 외측벽 및 내측벽을 따라 링 형상으로 형성된 절연 스페이서, 상기 스토리지전극 및 스페이서 상에 순차적으로 형성된 유전체층 및 상기 유전체층 상에 형성된 플레이트전극을 포함한다.
-
Patent Agency Ranking
公开(公告)号：KR100541182B1
公开(公告)日：2006-01-11
申请号：KR1020030051758
申请日：2003-07-26
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 메모리 장치의 비트라인들 및 비트라인들 사이를 관통하고 트랜지스터의 소스/드레인 영역상에 위치한 매몰콘택 패드까지 신장된 매몰콘택 및 이들을 형성하는 방법이 개시된다. 비트라인은 도전층 상면에 유전체로 이루어진 절연파괴 방지막을 가지며, 매몰콘택 패드를 도포하는 제1 층간 절연막상에 형성된다. 비트라인의 도전층과 하드마스크층 사이에 개재된 절연파괴 방지막에 의해 매몰콘택과 도전층 사이의 절연파괴 현상 및 비트라인 사이의 정렬마진감소에 기인한 매몰콘택과 도전층 사이의 쇼트성 불량은 방지된다.
-
公开(公告)号：KR1020050055077A
公开(公告)日：2005-06-13
申请号：KR1020030081099
申请日：2003-11-17
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L28/90 , H01L27/10817 , H01L27/10852 , H01L28/91
Abstract: 리닝 현상을 억제하거나 리닝 현상이 발생하더라도 리닝 현상에 의한 인접한 스토리지전극간의 쇼트를 방지할 수 있는 반도체소자의 커패시터 및 그 제조방법이 개시된다. 본 발명에 따른 반도체소자의 커패시터는, 반도체기판 상에서 서로 인접하여 형성된 복수개의 실린더형 스토리지전극, 상기 실린더형 스토리지 전극의 외측벽 및 내측벽을 따라 링 형상으로 형성된 절연 스페이서, 상기 스토리지전극 및 스페이서 상에 순차적으로 형성된 유전체층 및 상기 유전체층 상에 형성된 플레이트전극을 포함한다.
-
公开(公告)号：KR1020050034371A
公开(公告)日：2005-04-14
申请号：KR1020030070271
申请日：2003-10-09
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L21/76895 , H01L21/76802 , H01L21/76831 , H01L27/10814 , H01L27/10855 , H01L27/10885 , H01L27/10888
Abstract: 본 발명의 반도체메모리소자의 제조방법에 의하면, 반도체기판의 불순물영역과 컨택되는 도전성패드를 덮는 제1 절연막을 형성한다. 제1 절연막 위에 비트라인도전막 및 제2 절연막을 순차적으로 형성한다. 비트라인도전막 및 제2 절연막을 패터닝하여 제1 절연막의 일부표면을 노출시키는 비트라인도전막패턴 및 제2 절연막패턴을 형성한다. 제1 절연막의 노출표면과 비트라인도전막패턴 및 제2 절연막패턴을 덮는 제3 절연막을 형성한다. 제3 절연막의 일부와 제2 절연막패턴을 제거하여 비트라인도전막패턴의 상부표면 및 제3 절연막의 상부표면이 나란하게 노출되도록 한다. 제3 절연막의 노출부분 및 제1 절연막의 일부를 순차적으로 제거하여 도전성패드를 노출시킨다. 비트라인도전막패턴 및 제1 절연막의 측벽에 제1 스페이서막을 형성한다. 제1 스페이서막의 상부가 돌출되도록 비트라인도전막패턴의 상부를 일정 두께만큼 제거한다. 비트라인도전막패턴의 상부 및 제1 스페이서막의 측벽에 각각 절연막패턴 및 제2 스페이서막을 형성한다. 그리고 제2 스페이서막 사이에서 도전성패드에 컨택되는 도전성플러그를 형성한다.
-
公开(公告)号：KR100464857B1
公开(公告)日：2005-01-05
申请号：KR1020020050564
申请日：2002-08-26
Applicant: 삼성전자주식회사
Inventor： 서정우
IPC: H01L21/306
Abstract: PURPOSE: An apparatus for etching the edge portion of a wafer is provided to be capable of uniformly flowing predetermined gas to the wafer edge portion regardless of the arrangement of spacers. CONSTITUTION: An apparatus for etching the edge portion of a wafer is installed to the inner portion of a process chamber. The apparatus includes a gas distributing plate(106) for guiding etching gas to only the edge portion of the wafer. At this time, the gas distributing plate includes an upper plate having an etching gas inlet port formed at the center portion, a lower plate(110) connected with the upper plate for forming an etching gas outlet port, a plurality of spacers(112) between the etching gas inlet port and the etching gas outlet port, and a guiding part for uniformly flowing the etching gas regardless of the arrangement of the spacers.
Abstract translation: 目的：提供一种用于蚀刻晶片边缘部分的装置，以便能够将预定气体均匀地流向晶片边缘部分，而不管间隔物的排列如何。 构成：用于蚀刻晶片的边缘部分的设备被安装到处理室的内部。 该设备包括用于仅将蚀刻气体引导至晶片的边缘部分的气体分配板（106）。 此时，气体分配板包括：具有形成在中心部分处的蚀刻气体入口的上板，与上板连接以形成蚀刻气体出口的下板（110），多个间隔件（112） 在蚀刻气体入口和蚀刻气体出口之间，以及用于均匀地流动蚀刻气体的引导部件，而不管间隔件的布置如何。
-
公开(公告)号：KR1020010028601A
公开(公告)日：2001-04-06
申请号：KR1019990040935
申请日：1999-09-22
Applicant: 삼성전자주식회사
Inventor： 서정우
IPC: H01L23/12
CPC classification number: H01L2224/73204 , H01L2224/73253
Abstract: PURPOSE: A pin grid array package using a thermal pad is provided to simplify a manufacturing process, by simply using tightening force of a bolt while using the thermal pad which has fluidity at a room temperature. CONSTITUTION: A chip mount area(132) is formed in the center of an upper surface of a substrate(130) for a pin grid array. A plurality of pins for external connection have a lattice type arrangement, installed along an outer wall of a lower surface. The chip mount area is electrically connected to the pins. A semiconductor chip(110) is flip-bonded by intervening solder balls(120) on the chip mount area. A supporting unit(160) of a predetermined height is formed along an outer wall of the upper surface of the substrate. A metal lid(140) covers the flip-bonding portion, fixed in the supporting unit. A thermal pad(150) is inserted into a gap between the semiconductor chip and the metal lid. The metal lid is fixed in the supporting unit through a bolt(170), and the thermal pad is physically pressured by tightening force of the bolt.
Abstract translation: 目的：提供使用散热焊盘的引脚格栅阵列封装，通过简单地使用螺栓的紧固力来简化制造工艺，同时使用在室温下具有流动性的热垫。 构成：芯片安装区域（132）形成在用于针格栅阵列的基板（130）的上表面的中心。 用于外部连接的多个销具有格栅型布置，沿着下表面的外壁安装。 芯片安装区域电连接到引脚。 半导体芯片（110）通过在芯片安装区域上插入焊球（120）进行翻转接合。 沿着基板的上表面的外壁形成预定高度的支撑单元（160）。 金属盖（140）覆盖固定在支撑单元中的折叠部分。 将热垫（150）插入到半导体芯片和金属盖之间的间隙中。 金属盖通过螺栓（170）固定在支撑单元中，并且热垫通过螺栓的紧固力物理地加压。
-
-
-
-
-
-
-
-
-
Search Results
127
records
(took 0.025 seconds)
