-
公开(公告)号：KR1019970055718A
公开(公告)日：1997-07-31
申请号：KR1019950047865
申请日：1995-12-08
Applicant: 한국전자통신연구원
IPC: H04B1/7085 , H04B1/709
Abstract: 본 발명은 CDMA PCS에서 확산된 본래의 데이타를 역확산시키기 위하여 PN코드 동기를 1/2PN Chip이 이내로 정확히맞추기 위한 동기추적장치 및 그 방법에 관한 것으로 CDMA PCS에서 확산된 본래의 데이타를 역환산시키기 위하여 PN코드 동기를 1/2PN 칩 이내로 정확히 맞추기 위한 동기추적장치에 있어서 3개의 코렐레이터(Correlator)와; 상기 코렐레이터 내 PN코드 발생기의 위상변화를 결정하는 위상 전이기와; 상기 위상전이기의 출력신호에 따라 상기 코렐레이터내의 PN코드 발생기로 클럭을 공급하는 클럭 공급기와; 상기 코렐레이터 사이의 간격을 조정하는 클럭발생기로 구성되어 동기추적의 알고리즘이 간단하고 하드웨어의 복작함을 줄일 수 있어경제적인 뿐만 아니라 Correlator 사이의 간격을 임의로 조정함으로써 동기추적의 정화고를 쉽게 가변시킬 수 있는 유연성의 효과가 있다.
-
公开(公告)号：KR1019970011693B1
公开(公告)日：1997-07-14
申请号：KR1019940029915
申请日：1994-11-15
Applicant: 한국전자통신연구원
IPC: H04L27/30
Abstract: A CDMA mobile terminal includes a voice coder 101 for converting a voice signal into a CELP signal, a coder 103 for radio-packeting the CELP signal and converting it into a base band signal, and a demodulator 104 for converting the radio packet signal into the CELP signal. The CDMA mobile terminal has a staggering controller 110 for extracting the frame offset value sent from a base station from the demodulator 104 to control the stagger-frame, and a packet storage 111 for storing the CELP packet and transmitting it to the coder 103 according to the corresponding command of the staggering controller 110. The staggering controller 110 stores a new frame offset value when the frame offset value is changed and transmits a frame offset clock to the packet storage 111 according to the changed frame offset value, and supplies the frame offset value currently stored therein to the packet storage 111 as a clock when there is no variation in the frame offset value.
Abstract translation: CDMA移动终端包括用于将语音信号转换为CELP信号的语音编码器101，用于对CELP信号进行无线电打包并将其转换成基带信号的编码器103，以及用于将无线分组信号转换为 CELP信号。 CDMA移动终端具有交错控制器110，用于从解调器104提取从基站发送的帧偏移值，以控制交错帧;以及分组存储器111，用于存储CELP分组，并将其发送到编码器103，根据 交错控制器110的相应命令。当帧偏移值改变时，交错控制器110存储新的帧偏移值，并根据改变的帧偏移值将帧偏移时钟发送到分组存储器111，并且提供帧偏移量 在帧偏移值没有变化的情况下，当前存储在其中的值作为时钟。
-
公开(公告)号：KR1019960027544A
公开(公告)日：1996-07-22
申请号：KR1019940035479
申请日：1994-12-21
Applicant: 한국전자통신연구원
IPC: H04B7/26
Abstract: 본 발명은 다중계층의 셀구조를 갖는 CDMA 디지틀 셀룰러 시스템에서 서로 다른 주파수로 동작하는 셀계층 간의 핸드 오프를 제어하는 방법에 관한 것으로 특히, 이동국은 서빙셀의 기지국와 통신중에 프레임 오류율이 특정 임계치 이상으로 커질 경우 혹은 주기적으로 변화하는 경우 이동국 자신이 측정한 트래픽 프레임의 오류율 및 평균전력치를 서빙셀로 보고하는 제1과정과, 상기 서빙셀을 통하여 상기 이동국의 트래픽 프레임의 오류율 및 평균전력치를 수신하는 교환국은 다중치에 의한 의사결정모형을 이용하여 핸드오프 실행여부 및 핸드오프 유형을 택일하는 제2과정과, 상기 제2과정에서 핸드오프 유형이 상이 계층간 핸드오프인 경우 상기 교환국는 자신이 보유한 망형상정보로부터 타겟셀을 결정하고 해당 타겟셀 기지국으로 핸드오프 채널 을 요구하고 그 응답으로 채널을 할당하는 제3과정과, 상기 교환국는 할당된 채널에 대하여 링크의 시간동기를 조정한 후 이동국으로 핸드오프를 지시하여 타겟셀의 우선주파수로 절체할 것을 명령한다는 제4과정과, 상기 제4과정에서 할당된 채널에 대한 기지국은 상기 교환국으로 해당 이동국과 동기획득이 이루어졌음을 통보하는 제5과정 및 상기 교환국은 통신중이던 서빙셀의 기지국과 채널 접속자원을 복구하도록 요구하고 이로부터 응답을 받는 경우 셀계층간 핸드오프 절차가 완료된 것으로 판단하는 제6과정을 포함하는 것을 특징으로 하는 마크로셀계층과 마이크로셀계층간의 이동통신중 통신제어 방법을 제공하면, 종래의 직교 주파수 분배방식이 핸드오프 수행여부를 임의의 기준속도에 의해 서로 다른 셀계층간의 핸드 오프 수행여부를 단함에 따라 대도시와 같은 지역에서 특히, 교통 혼잡지역에서는 이동체의 속도가 매우 불규칙하기 때문에 실제적으로 불합리하다는 문제점을 해소하는 효과가 있다.
-
公开(公告)号：KR1019960027463A
公开(公告)日：1996-07-22
申请号：KR1019940034386
申请日：1994-12-15
Applicant: 한국전자통신연구원
IPC: H04B7/15
Abstract: 본 발명은 이동통신 BSS내에서 각 서브시스템간을 접속시켜 패킷 데이타를 패킷의 오버헤드에 부가되는 목적지 주소로 라운팅시키는 기능을 수행하는 패킷 교환 처리 장치의 네트워크에 관한 것이다.
본 발명은 CIS(301)의 다수가 메쉬 형태로 접속되어 구성되는 것을 특징으로 하여, 제어국의 트래픽 처리용량을 증가시키고, 시스템을 간단하게 구성할 수 있는 효과가 있다.-
公开(公告)号：KR1019960008539B1
公开(公告)日：1996-06-28
申请号：KR1019930029601
申请日：1993-12-24
Applicant: 한국전자통신연구원
IPC: G06F3/00
Abstract: The switching apparatus for selecting a monitor(210) and a keyboard(211) comprises: double and single direction mutiplexer units for multiplexing signals from signal lines by allocating input/output signal lines, which is connected to PCs(202,203,212), to select the keyboard(211) and the monitor(210) based on the direction from the PC; a control unit(207) for generating a control signal for the double and single direction multiplexing units(204,205); an input unit(209) for transferring a selection signal of the user to the control unit; thereby sharing a monitor and a keyboard.
Abstract translation: 用于选择监视器（210）和键盘（211）的开关装置包括：双和单向多路复用器单元，用于通过分配连接到PC（202,203,212）的输入/输出信号线来复用来自信号线的信号，以选择 键盘（211）和显示器（210）; 控制单元（207），用于产生双向和单向复用单元（204,205）的控制信号; 输入单元，用于将所述用户的选择信号传送到所述控制单元; 从而共享监视器和键盘。
-
Patent Agency Ranking
公开(公告)号：KR1019960007654B1
公开(公告)日：1996-06-08
申请号：KR1019930029400
申请日：1993-12-23
Applicant: 한국전자통신연구원
IPC: H04B1/06
Abstract: a signal generator that generates sine waves having a certain frequency; a signal receiver that produces continuous wave- demodulated signals when tuned to same frequency of the sine waves from a antenna within tolerance; a A/D converter that converts them to digital waves; a personal computer stage that also includes a Fast Fourier Transformer producing a spectrum of the digital signal from the A/D converter. Checking a frequency spectrum and a maximum frequency(center frequency) within desired level repeatedly, a BFO frequency is finely adjusted to demodulate the continuous wave signal automatically by the computer.
Abstract translation: 产生具有一定频率的正弦波的信号发生器; 一个信号接收器，当调制到公差内的天线的正弦波的相同频率时，产生连续的波解调信号; 一个将它们转换为数字波的A / D转换器; 还包括产生来自A / D转换器的数字信号频谱的快速傅立叶变换器的个人计算机级。 重复检查所需等级的频谱和最大频率（中心频率），精细调整BFO频率，以便计算机自动解调连续波信号。
-
公开(公告)号：KR1019960005391B1
公开(公告)日：1996-04-24
申请号：KR1019930029399
申请日：1993-12-23
Applicant: 한국전자통신연구원
IPC: G06F3/05
Abstract: an A/D converter control means(312) which controls an A/D converting means(301) executing A/D conversion of data inputted by providing A/D clock from a programmable dividing means(304); a FIFO/filter control means(313) which controls and provides data from a FIFO means(302) to a hardware digital filter means(303) simultaneously as sampling sinusoidal wave signal from a second sinusoidal oscillation means(314) and empty signal of the FIFO means periodically.
Abstract translation: A / D转换器控制装置（312），其控制通过从可编程分频装置（304）提供A / D时钟而输入的数据执行A / D转换的A / D转换装置（301） 一个FIFO /滤波器控制装置（313），其将来自FIFO装置（302）的数据同时作为从第二正弦波振荡装置（314）采样正弦波信号并将其提供给硬件数字滤波器装置（303） FIFO是周期性的。
-
-
公开(公告)号：KR1019950020056A
公开(公告)日：1995-07-24
申请号：KR1019930029399
申请日：1993-12-23
Applicant: 한국전자통신연구원
IPC: G06F3/05
Abstract: 본 발명은 FIFO수단 및 제어장치를 부가하여 디지틀 필터링부는 제한 동작속도로 A/D변환부와 별개로 동작시키고 A/D변환부를 필터의 제한동작 속도 이상으로도 동작시킬 수 있도록 하여 짧은 시간동안 데이터를 수집하여 이보다 긴 시간동안 데이터를 처리하는 시스팀의 A/D 변환시간 간격을 더욱짧게 할 수 있는 데이타 입력 및 필터링 장치를 제공하는데 그 목적이 있으며, 제1구형과 발진수단(306)와 분류수단(305)을 통하여 구형파를 입력받아 접속된 CPU의 명령에 따라 임의의 수로 분주하는 프로그래머블 분주수단(304)과, 프로그래머블 분주수단(304)으로부터 동작펄스를 공급받으며 입력되는 아날로그 신호를 A/D변환을 하여 결과를 출력하는 A/D변환수단(301)과, 상기 A/D변환수단(301)로 부터 공급받은 데이터를 일시저장하는 FIFO수단(302) 및 상기 FIFO수단(302 )의 출력을 디지틀 필터링 하는 H/W디지틀 필터수단(303)을 구비한 아날로그 신호 처리장치에 있어서, 프로그래머블 분주수단(304)으로 부터의 A/D클럭을 공급받아 입력되는 데이타의 A/D변환을 수행하는 A/D변환수단(30)을 제어하는 A/D제어수단(312)과, 제2구형과 발진수단(314)로 부터의 구형과 신호와 FIFO수단(302)의 엠프티 신호를 주기적을로 샘플링하면서 FIFO수단(302)으로부터 데이터를 인출하여 하드웨어 디지틀 필터수단(303)에 공급하고 이를 제어하는 FIFO 및 필터 제어수단(313)을 구비하도록 한다.
-
-
-
-
-
-
-
-
-
Search Results
128
records
(took 0.022 seconds)
