公开(公告)号：KR100564741B1

公开(公告)日：2006-03-27

申请号：KR1020020079989

申请日：2002-12-14

Applicant: 한국전자통신연구원

Inventor： 김혁 ,  전인산 ,  정희범 ,  김경수 ,  김종대

IPC: H04B7/06

Abstract: 본 발명의 V-BLAST 시스템은, 채널 정보를 갖는 행렬 및 수신 심볼을 각각 입력받아 전달하는 제1 및 제2 스위치와, 제1 스위치로부터의 행렬을 입력받아 의사 역행렬 계산을 위한 코펙터 행렬 및 행렬식을 연산하여 출력하는 의사 역행렬 계산기와, 의사 역행렬 계산기로부터 출력되는 코펙터 행렬에 대한 최소 인덱스값을 연산하여 출력하는 크기 및 최소값 계산기와, 크기 및 최소값 계산기로부터의 최소 인덱스값을 발생시키는 행에 대응하는 원래의 행렬의 열을 제거한 새로운 행렬을 제1 스위치에 입력시키는 행렬 축소기와, 크기 및 최소값 계산기로부터의 최소 인덱스값을 발생시키는 행 벡터 및 행 벡터의 전치 행렬을 연산하여 출력시키는 제로 포싱 벡터 선택기와, 제로 포싱 벡터 선택기로부터의 전치 행렬과 제2 스위치로부터의 수신 심볼을 곱한 후 결과를 출력시키는 제1 곱셈기와, 제1 곱셈기로부터의 출력과 의사 역행렬 계산기로부터의 행렬식을 입력받아 제1 곱셈기의 출력을 행렬식으로 나누어 출력시키는 나눗셈기와, 나눗셈기로부터의 출력을 입력받아 소정의 함수 연산을 수행하여 추정 정보값을 출력시키는 역 매퍼와, 역 매퍼로부터의 출력에 최소 인덱스값을 발생시키는 행에 대응하는 열을 곱한 후 결과를 출력시키는 제2 곱셈기, 및 수신 심볼로부터 제2 곱셈기로부터의 출력을 감산하여 새로운 수신 심볼을 출력시키는 감산기를 포함한다.
다중-입력 다중-출력(MIMO), BLAST, STC

公开(公告)号：KR100513598B1

公开(公告)日：2005-09-09

申请号：KR1020020074353

申请日：2002-11-27

Applicant: 한국전자통신연구원

Inventor： 박형일 ,  임인기 ,  정희범 ,  김종대

IPC: H01Q3/38

CPC classification number: H04B7/0854 ,  H04B7/086

Abstract: 본 발명의 적응 빔형성을 위한 정규화 장치는, 스마트 안테나 수신기의 적응 빔형성 가중치 벡터를 생성시키는 NLMS 알고리즘 내에서 정규화 과정을 수행하기 위한 것이다. 이를 위하여 이 정규화 장치에 있어서, 정규화 과정에서 요구되는 곱셈 연산을 수행하는 곱셈 연산 수단, 및 정규화 과정에서 요구되는 나눗셈 연산을 이진로그화와 감산 연산을 이용하여 수행하는 나눗셈 연산 수단을 구비한다.

公开(公告)号：KR1020050064561A

公开(公告)日：2005-06-29

申请号：KR1020030096031

申请日：2003-12-24

Applicant: 한국전자통신연구원

Inventor： 박형일 ,  임인기 ,  정희범 ,  방승찬

IPC: H04B7/08

Abstract: 본 발명은 스마트 안테나 수신기의 빔 형성기에 관한 것이다. 특히, 스마트 안테나 수신기의 로그 연산을 이용한 빔 형성기에 관한 것이다.
본 발명은 복소 덧셈기 및 복수개의 복소 곱셈기들을 포함하는 스마트 안테나 수신기의 빔 형성기에 있어서, 상기 복소 곱셈기 내에서 수행되는 곱셈을 크기의 로그 값의 합을 이용하여 계산하며, 상기 복소 덧셈기는 상기 복수개의 복소 곱셈기들의 출력들의 복소 합을 수행하는 스마트 안테나 수신기의 빔 형성기를 제공한다.
본 발명에 의한 스마트 안테나 수신기의 로그 연산을 이용한 빔 형성기는 곱셈기를 덧셈기로 대체함으로써, 하드웨어의 크기를 줄이고, 전력 소모를 줄일 수 있다는 장점이 있다.

公开(公告)号：KR1020050063425A

公开(公告)日：2005-06-28

申请号：KR1020030094829

申请日：2003-12-22

Applicant: 한국전자통신연구원

Inventor： 전인산 ,  김혁 ,  김재석 ,  김경수 ,  정희범 ,  김종대

IPC: H04B7/02

CPC classification number: H04L1/0656 ,  G06F17/16 ,  H04L25/0242

Abstract: 본 발명은, MIMO 통신시스템 수신기의 V-BLAST에서 채용할 수 있으며 보다 효율적으로 채널전달함수행렬을 처리할 수 있는 채널전달함수행렬의 처리방법 및 채널전달함수 처리장치를 제공한다.
본 발명에 따르면, 채널전달함수행렬(H)을 소정의 로그변환 테이블을 이용하여 로그변환하고, 로그변환된 채널전달함수행렬(H)의 허미션행렬(H
H )을 산출한다. 다음에, 로그변환된 채널전달함수행렬과 허미션행렬의 덧셈 및 쟈코비안 연산을 이용하여 곱행렬(A)을 산출하고 이 곱행렬의 역행렬(A
-1 )의 여인자 및 결정인자를 산출한다. 이 여인자 및 결정인자 각각과 상기 허미션행렬(H
H )의 덧셈 및 쟈코비안 연산을 이용하여 의사역행렬을 산출한 후, 산출된 의사역행렬을 역로그변환 테이블을 이용하여 역로그변환한다.
본 발명에 따른 V-BLAST 복호기는 많은 양의 곱셈기를 필요로 하는 실수도메인 연산을 수행하지 않고, 입력된 채널전달함수행렬(H)을 이진로그를 취하여 로그도메인의 값으로 변환하고, 간단한 덧셈기와 쟈코비안을 사용하여 구현할 수 있다.

公开(公告)号：KR100454215B1

公开(公告)日：2004-10-26

申请号：KR1020010062346

申请日：2001-10-10

Applicant: 한국전자통신연구원 ,  브이케이 주식회사

Inventor： 권종기 ,  정희범 ,  조한진

IPC: G05F3/26

Abstract: PURPOSE: A startup circuit of a bandgap reference voltage generation circuit is provided to perform easily control operations according to signal modes and reduce the power consumption by simplifying a total structure of the startup circuit. CONSTITUTION: A P-type MOSFET(101) includes a source connected with a supply voltage terminal(VDD) and a gate connected with an earth portion. One end of a switch(110) is connected with a drain of the P-type MOSFET(101). The other end of the switch(110) is connected with a drain and a gate of the first N-type MOSFET(102). The switch(110) is turned on or off according to an external enable signal(EN). A current mirror(MR1) is formed with the first N-type MOSFET(102) and the second N-type MOSFET(103). The third N-type MOSFET(104) has a gate and a drain connected with a source of the first N-type MOSFET(102). An output terminal is formed at a drain of the second N-type MOSFET(103).

Abstract translation: 目的：提供带隙参考电压产生电路的启动电路，以根据信号模式容易地执行控制操作，并通过简化启动电路的总体结构来降低功耗。 构成：P型MOSFET（101）包括与电源电压端（VDD）连接的源极和与接地部分连接的栅极。 开关（110）的一端与P型MOSFET（101）的漏极连接。 开关（110）的另一端与第一N型MOSFET（102）的漏极和栅极连接。 开关（110）根据外部使能信号（EN）打开或关闭。 电流镜（MR1）由第一N型MOSFET（102）和第二N型MOSFET（103）形成。 第三N型MOSFET（104）具有与第一N型MOSFET（102）的源极连接的栅极和漏极。 输出端形成在第二N型MOSFET（103）的漏极处。

公开(公告)号：KR1020030083206A

公开(公告)日：2003-10-30

申请号：KR1020020021644

申请日：2002-04-19

Applicant: 한국전자통신연구원

Inventor： 김귀동 ,  권종기 ,  정희범 ,  김경수

IPC: H03L7/099

CPC classification number: H03L1/00 ,  H03L7/0995

Abstract: PURPOSE: An adaptive loop gain control circuit for voltage controlled oscillator is provided to obtain a stable operational characteristic by compensating the oscillating control current and a gain of a PLL(Phase Locked Loop) according to a supply voltage and a variation of temperature. CONSTITUTION: An adaptive loop gain control circuit for voltage controlled oscillator includes a detection voltage generator(210) and a control circuit(220). The detection voltage generator(210) generates a detection voltage signal corresponding to a driving voltage and a variation of temperature. The control circuit(220) outputs an oscillation control current signal corresponding to the detection voltage signal and an input control voltage signal. The detection voltage generator(210) includes a noise filter in order to remove noise elements from the detection voltage signal. The noise filter is formed with a resistance and a capacitor.

Abstract translation: 目的：提供一种用于压控振荡器的自适应环路增益控制电路，通过根据电源电压和温度变化补偿振荡控制电流和PLL（锁相环）的增益来获得稳定的工作特性。 构成：用于压控振荡器的自适应环路增益控制电路包括检测电压发生器（210）和控制电路（220）。 检测电压发生器（210）产生对应于驱动电压和温度变化的检测电压信号。 控制电路（220）输出与检测电压信号对应的振荡控制电流信号和输入控制电压信号。 检测电压发生器（210）包括噪声滤波器，以便从检测电压信号中去除噪声元素。 噪声滤波器由电阻和电容器形成。

公开(公告)号：KR1020030062079A

公开(公告)日：2003-07-23

申请号：KR1020020002500

申请日：2002-01-16

Applicant: 한국전자통신연구원

Inventor： 김혁 ,  전인산 ,  정희범 ,  김경수

IPC: H03M13/37

CPC classification number: H03M13/2957 ,  H03M13/3972 ,  H03M13/6502

Abstract: PURPOSE: A turbo permutator and a turbo decoder using the same are provided to form the turbo permutator suitable for the turbo decoder by using a sliding window method. CONSTITUTION: A turbo permutator includes a deinterleaving address generator(100), an interleaving row/column address generator(101,102), an address mapper(103), multiplexers(104,106), and a permutator memory(107). The deinterleaving address generator is used for generating a deinterleaving address value according to a predetermined bit number. The interleaving row/column address generators are used for outputting interleaving row/column address values according to the bit number and a row/column number. The multiplexers is used for selecting one of the deinterleaving address value and an output value of the address mapper. The permutator memory is used for outputting the output values corresponding to the input data.

Abstract translation: 目的：提供一种turbo置换器和使用该Turbo解码器的turbo解码器，以通过使用滑动窗口方法形成适用于turbo解码器的Turbo置换器。 构成：Turbo置换器包括解交织地址发生器（100），交织行/列地址发生器（101,102），地址映射器（103），多路复用器（104,106）和置换器存储器（107）。 解交织地址生成器用于根据预定比特数生成解交织地址值。 交织列/列地址生成器用于根据比特数和行/列号输出交织行/列地址值。 多路复用器用于选择解交织地址值和地址映射器的输出值之一。 置换器存储器用于输出与输入数据对应的输出值。

公开(公告)号：KR1020030056566A

公开(公告)日：2003-07-04

申请号：KR1020010086828

申请日：2001-12-28

Applicant: 한국전자통신연구원

Inventor： 이석호 ,  임인기 ,  정희범 ,  김경수

IPC: H03M13/27 ,  H04J13/00

CPC classification number: H03M13/2782 ,  H03M13/2792

Abstract: PURPOSE: A method for operating an interleaver memory is provided to divide a memory area of one interleaver memory into several banks, and to store channel data in blank banks, so as to improve memory use efficiency when a plurality of subscribers access a base station. CONSTITUTION: If a writing operation is requested(1), a micro controller(10) decides a sub modulator and a modulator unit(140)(2), and reads a bank state register of a bank controller(120) to recognize locations and sizes of blank banks(3). The micro controller(10) calculates the number of consecutive blank banks and a bank of a minimum start address(4), and writes data in a bank allocation register(5). The bank state register of the bank controller is set(51). The micro controller(10) respectively stores calculated values in a frame offset register, an address offset register and a spreading factor value register of the modulator unit(140)(6). The micro controller(10) receives channel data for interleaving and sequentially writes the channel data in the blank banks of an interleaver memory(7). A frame controller of the modulator unit(140) generates a frame synchronous signal(61). If the frame synchronous signal is 1(one)(62), a memory read address and control signal generator of the modulator unit(140) generates a read address, a memory selection signal and a read signal(63), and produces a signal for reading the channel data stored in the interleaver memory by referring to the values stored in the registers(64). The channel data are read and provided to each modulator unit(140), then modulated(65). If the channel data stored in the interleaver memory are completely read, the memory read address and control signal generator generates a flag signal to notify the completion of interleaving(66).

Abstract translation: 目的：提供一种用于操作交织器存储器的方法，以将一个交织器存储器的存储器区域划分成多个存储体，并将通道数据存储在空白存储体中，以便当多个订户访问基站时提高存储器使用效率。 构成：如果请求写入操作（1），微控制器（10）决定子调制器和调制器单元（140）（2），并读取银行控制器（120）的存储体状态寄存器以识别位置和 空白银行大小（3）。 微控制器（10）计算连续空白组和最小起始地址组（4）的数量，并将数据写入组分配寄存器（5）。 银行控制人的银行状态寄存器设置为（51）。 微控制器（10）分别将计算出的值存储在调制器单元（140）（6）的帧偏移寄存器，地址偏移寄存器和扩展因子值寄存器中。 微控制器（10）接收用于交织的信道数据，并且将信道数据顺序地写入交织器存储器（7）的空白组中。 调制器单元（140）的帧控制器产生帧同步信号（61）。 如果帧同步信号是1（1）（62），则调制器单元（140）的存储器读地址和控制信号发生器产生读地址，存储器选择信号和读信号（63），并产生一信号 用于通过参考存储在寄存器（64）中的值来读取存储在交织器存储器中的通道数据。 通道数据被读取并提供给每个调制器单元（140），然后被调制（65）。 如果存储在交织器存储器中的通道数据被完全读出，则存储器读地址和控制信号发生器产生一个标志信号以通知交错完成（66）。

公开(公告)号：KR1020030050803A

公开(公告)日：2003-06-25

申请号：KR1020010081325

申请日：2001-12-19

Applicant: 한국전자통신연구원

Inventor： 변경진 ,  최민석 ,  정희범 ,  김경수

IPC: G10L19/16 ,  H04B1/40

Abstract: PURPOSE: A method for operating a vocoder for a mobile communication terminal is provided to easily adjust encoding and decoding points of the vocoder through a microprocessor. CONSTITUTION: A vocoder initializes necessary parameters. The vocoder enters a standby state waiting a frame reference signal for setting a timing with a system. The vocoder reads values of encoding offset register(34), decoding offset register(35), and decoding interrupt register(36) preliminarily stored at a microprocessor(33) for initializing IS_CNT and OS_CNT values, and changes a state to operate according to the timing of the system. The vocoder inspects the OS_CNT value. In the case of a decoding point, the vocoder starts decoding. In the case of a non-decoding point, the vocoder inspects the IS_CNT value. In the case of an encoding point, the vocoder starts encoding. In the case of a non-encoding point, the vocoder enters into an idle state.

Abstract translation: 目的：提供一种用于操作用于移动通信终端的声码器的方法，以便通过微处理器容易地调节声码器的编码和解码点。 声明：声码器初始化必要的参数。 声码器进入等待帧参考信号的待机状态，用于设置系统的定时。 声码器读取预先存储在微处理器（33）处的初始化IS_CNT和OS_CNT值的编码偏移寄存器（34），解码偏移寄存器（35）和解码中断寄存器（36）的值，并且根据 系统的时间安排 声码器检查OS_CNT值。 在解码点的情况下，声码器开始解码。 在非解码点的情况下，声码器检查IS_CNT值。 在编码点的情况下，声码器开始编码。 在非编码点的情况下，声码器进入空闲状态。

公开(公告)号：KR1020010047751A

公开(公告)日：2001-06-15

申请号：KR1019990052110

申请日：1999-11-23

Applicant: 한국전자통신연구원

Inventor： 송원철 ,  오창준 ,  정희범

IPC: H03F3/04

CPC classification number: H03G1/0029 ,  H03F3/45188 ,  H03F2203/45458 ,  H03F2203/45702

Abstract: PURPOSE: A CMOS variable gain AMP and a method for controlling thereof are provided to supply a CMOS variable gain AMP with the wide input range and the characteristics of the excellent high frequency operation. CONSTITUTION: In the CMOS variable gain AMP and the method for controlling thereof, an input differential amp, a bias current controlling portion, an operation point controlling portion and the load resistance(R1, R2) are included. The input differential AMP is composed of two input differential transistors(M1, M2), in which the input voltage is applied. The bias current controlling portion is composed of a transistor(M5), the drain of which is connected to the source of the input differential transistors(M1, M2). The operation point controlling portion is composed of the transistors(M3, M4), each source of which is connected to the drain of the input differential transistors(M1, M2), and the control voltage(Vcon) terminal is connected to the gate connected in common. Each load resistance(R1, R2) is connected to the drain of the transistors(M3, M4) and makes the output voltage(Von, Vop) be caught on the connecting point.

Abstract translation: 目的：提供CMOS可变增益放大器及其控制方法，以提供具有宽输入范围和优异高频操作特性的CMOS可变增益AMP。 构成：在CMOS可变增益AMP及其控制方法中，包括输入差分放大器，偏置电流控制部分，工作点控制部分和负载电阻（R1，R2）。 输入差分AMP由施加输入电压的两个输入差分晶体管（M1，M2）组成。 偏置电流控制部分由晶体管（M5）组成，其漏极连接到输入差分晶体管（M1，M2）的源极。 操作点控制部分由晶体管（M3，M4）组成，其每个源极连接到输入差分晶体管（M1，M2）的漏极，并且控制电压（Vcon）端子连接到栅极连接 共同点 每个负载电阻（R1，R2）连接到晶体管（M3，M4）的漏极，并使输出电压（Von，Vop）被捕获在连接点上。