公开(公告)号：KR1019990033533A

公开(公告)日：1999-05-15

申请号：KR1019970054908

申请日：1997-10-24

Applicant: 한국전자통신연구원

Inventor： 채종억 ,  김종원 ,  박영호

IPC: H04L29/10

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
광종단 장치의 비동기 전달 모드 수동 광통신망 정합기
2. 발명이 해결하고자 하는 기술적 요지
고속 전송이 가능하며, 수동 광통신망의 분기율은 1:32이상으로서 광섬유 공유 비율이 매우 높은 광대역 종합 정보 통신망용 광종단 장치의 비동기 전달 모드 수동 광통신망 정합기를 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은 매체 엑세스 제어 큐 데이터를 전달하기 위한 제어수단; 하향 물리 계층 운영 유지 보수 셀 및 제어 클럭을 상기 제어수단으로 전달하기 위한 하향 수신수단; 및 상향 비동기 전달 모드 수동 광통신망 직렬 송신 데이타를 전달하기 위한 상향 송신수단을 포함한다.
4. 발명의 중요한 용도
인터네트와 같은 협대역 서비스 데이타 및 HDTV와 같은 광대역 서비스 데이타를 비동기 전달 모드 방식으로 전송할 수 있는 것임.

公开(公告)号：KR100175615B1

公开(公告)日：1999-04-01

申请号：KR1019960019877

申请日：1996-06-04

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박영호 ,  전종암 ,  김재근

IPC: G06F12/08

Abstract: 본 발명은 통신망에서 서로 다른 번지를 사용하는 부망(Sub-network)사이에서 번지 변환이 실시간으로 가능한 3-포트(port) 내용 번지 메모리(Content Addressable Memory; CAM)에 관한 것으로서, 수시로 번지 등록 및 해제가 이루어지며, 고속의 전송로를 사용하는 최근의 통신망 추세하에서 CPU 경로를 데이타의 흐름과 독립적으로 메모리에서 분리시켜 3-포트(port)개념을 도입하고, 액세스 스케줄링 제어를 제거하여 고속의 번지 변환을 가능케 함으로 이에 대한 신뢰성을 높인 3-포트 CAM을 제공하기 위해 메모리의 등록 데이타의 저장, 해제 그리고 확인기능을 수행하기 위한 제어신호를 출력하는 CPU 제어부(21), 메모리에 등록된 데이타의 유효성 여부를 나타내는 엠티신호를 출력하는 엠티 제어부(22), 등록 데이타를 저장하여 출력하고, 외부의 전송로로부터 입력되는 � ��수신 데이타를 메모리에 저장된 송수신 관련 데이타와 비교하여 그 결과인 매칭신호를 출력하는 룩업 테이블(23), 메모리에 저장된 등록 데이타를 저장하여 읽기 번지에 의해 출력하는 CPU 일기선택부(24), 수신 데이타의 반환 데이타와 라우팅 정보를 출력하는 수신 반환 선택부(25), 송신 데이타의 반환 데이타를 출력하는 송신 반환 선택부(26)를 구비하여 고속의 번지 변환이 가능하고 번지 변환의 신뢰성을 향상시키는 효과가 있다.

公开(公告)号：KR100169247B1

公开(公告)日：1999-02-01

申请号：KR1019960033173

申请日：1996-08-09

Applicant: 한국전자통신연구원

Inventor： 김찬 ,  박영호 ,  엄두섭 ,  김재근

IPC: H04L12/56

CPC classification number: H04J3/1617

Abstract: 본 발명은 에스티엠(STM : Synchronous Transfer Mode; 이하, STM이라 함) 기반 에이티엠(ATM : Asynchronous Transfer Mode; 이하, ATM이라 함) 셀 물리계층 처리회로에 관한 것이다.
바이트 처리부와 병렬 처리부 사이의 1:4 다중, 역다중화부를 가지는 전체회로의 구조와, ATM 셀처리부에서 16bit UTOPIA 형식의 데이타와 표주 ATM셀 형식간의 실시간 변환 방법과, 전체의 회로를 9x30의 형식으로 동작시키기 위한 제어회로에 관해 개시된다.

公开(公告)号：KR1019970056391A

公开(公告)日：1997-07-31

申请号：KR1019950053948

申请日：1995-12-22

Applicant: 한국전자통신연구원

Inventor： 전종암 ,  신현식 ,  박영호 ,  김재근

IPC: H04L12/24 ,  H04L12/26 ,  H04L12/70

Abstract: 본 발명은 비동기 전달 모드(ATM)의 계층 성능관리 운용 및 유지 보수(OAM)셀 처리 장치에 관한 것으로서, BIP-16값, 사용자 셀 헤더의 CLP 값, 연결 인식자를 입력받아 출력하고, 순방향 감시 정보 선택 신호를 출력하는 순방향 감시 정보 선택 수단(51); 상기 순방향 감시 정보 선택 수단(51)의 출력과 누적된 데이타를 입력받아 이를 갱신하여 출력하는 공통 순방향 감시 정보 처리 수단(52); 상기 순방향 감시 정보 선택 수단(51)의 순방향 감시 정보 선택 신호에 의해 저장된 데이타를 상기공통 순방향 감시 정보 처리 수단(52)으로 출력하고, 상기 공통 순방향 감시 정보 처리 수단(52)에서 처리된 새로운 데이타를 저장하는 순방향 감시 정보 저장 수단(53); 수신한 성능관리 셀의 채널 인식자 값을 입력받아 저장된 채널 인식자의 값과 비교하여 순방향 감시 정보 선택 신호, 역방향 보고 정보 레지스터 선택 신호, 성능 누적 처리 활성화 신호, 성능누적 정보 선택 신호를 출력하는 성능관리 셀 채널 비교 수단(54); 역방향 보고 셀을 구성하여 출력하는 공통 성능관리 셀 정보 처리 수단(55); 성능 누적 연산의 공통 기능을 수행하는 공통 기능을 수행하는 공통 성능관리 성능누적 정보 처리 수단(56); 역방향 보고 셀 정보를 저장하여 출력하는 역방향보고 적정 수단(57); 성능 누적 정보를 저장하고, 각 연결별로 누적된 성능값과 성능관리 성능누적 임계치 값을 비교하여 인터럽터를 발생하는 성능 관리 성능누적 정보 저장 수단(58); 및 CPU의 설정 데이타를 저장하는 CPU 설정 레지스터 수단(59)을 구비하여 UNI/NNI에 적용되는 F4/F5 레벨의 ATM계층 OAM셀 중 성능관리 셀을 실시간 처리하여 ATM 가상연결 상의 특정 연결에 대한 총수신 성능관리 블럭 수, 에러 발생 수신 블럭 수, 과도 에러 발생 수신 블럭 수, 손실 셀 수, 오삽입 셀 수, 폐기 셀 수, CLP 태깅 셀수, 총수신 셀 수와 같은 성능 정보를 실시간 누적하여 서비스 품질 및 네트워크 파라미터를 측정할 수 있는 효과가 있다.

公开(公告)号：KR100118937B1

公开(公告)日：1997-07-25

申请号：KR1019940025375

申请日：1994-10-04

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박영호 ,  우왕돈 ,  김영시

IPC: H04M3/22

公开(公告)号：KR1019960009475B1

公开(公告)日：1996-07-19

申请号：KR1019930029390

申请日：1993-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 오진태 ,  전종암 ,  박영호 ,  최민호 ,  아상호

IPC: H04L12/28

Abstract: a STM-1 frame processor and frame aligner(11) for receiving ATM cell from the ATM hierarchy, putting it into VC-4 frame, processing SOH and forming STM-1 frame; a byte multiplexer(12) for multiplexing the STM-1 signal to process data in parallel; a byte/bit converter(13) for receiving the STM-4 signal in byte to generate data and clock in 622.080Mb/s; and a high speed control signal generator(14) for applying a clock of 622.080MHz and clock of 77.76MHz to the byte/bit converter(13), providing a multiplexing control signal to the byte multiplexer(12) and providing a clock for driving each STM-1 frame processor and clock for the frame aligner to the STM-1 frame processor and frame aligner(11).

Abstract translation: STM-1帧处理器和帧对准器（11），用于从ATM分层接收ATM信元，将其放入VC-4帧，处理SOH并形成STM-1帧; 用于将STM-1信号并行地处理数据的字节多路复用器（12）; 一个字节/位转换器（13），用于以字节接收STM-4信号以产生622.080Mb / s的数据和时钟; 以及一个用于向字节/位转换器（13）施加622.080MHz时钟和77.76MHz时钟的高速控制信号发生器（14），向字节多路复用器（12）提供多路复用控制信号并提供用于驱动的​​时钟 每个STM-1帧处理器和用于帧对准器的时钟用于STM-1帧处理器和帧校准器（11）。

公开(公告)号：KR1019960016250A

公开(公告)日：1996-05-22

申请号：KR1019940025573

申请日：1994-10-06

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박영호 ,  엄두섭 ,  김형주 ,  전종암 ,  신현식 ,  김재근 ,  고제수

IPC: H04L12/28

Abstract: 본 발명은 SDH 전송 방식을 기본으로 하여 광대역 ISDN 가입자 액세스 기능 중에서 물리 계층 이하의 기능을 수행하는 ATM 물리 계층 가입자 액세스 처리기에 관한 것으로, 오버헤드 처리를 위한 저속의 클럭들을 장치의 내부에서 분주하고, FIFO를 사용하여 다른 장치와 클럭을 분리시키는 ATM 물리 계층 가입자 액세스 처리기를 제공하기 위하여 ATM 계층으로 부터 ATM 셀를 입력받아 VC-4 페이로드로 사상하는 송신 셀 처리 수단(29); VC-4(Virtual Contatiner-4)신호를 생성하는 VC-4 생성 수단(30); 송신 VC-4 신호를 STM-1 프레임에 사상하는 포인터 생성 수단(7); STM-1 프레임을 생성하는 프레임 생성 수단(31); STM-1 프레임을 처리하는 프레임 종단 수단(34); STM-1 프레임으로 부터 VC-4 신호를 추출하는 포인터 해석 및 처리 수단(21); 에러 검출 및 경로 오버헤드상의 정보를 처리하는 VC-4 종단 수단(33); ATM 셀을 ATM 계층으로 출력하는 수신 셀 처리 수단(32); 및 상기 각각의 수단(21,29 내지 34)과 중앙 처리 장치(CPU)를 접속하는 접속 수단(28)를 포함하여 광대역 종합 정보 통신망(B-ISDN)에서 데이타의 안전한 전송을 담당하고, 데이타의 오류를 실시간으로 처리하고, 전송 선로 상에서 발생하는 모든 통계적 에러를 누적하여 망 관리자가 처리하고, ATM 셀의 서비스 속도에 관계없이 비동기적인 방법으로 ATM 셀을 수용할 수 있는 효과가 있다.

公开(公告)号：KR1019960008538A

公开(公告)日：1996-03-22

申请号：KR1019940021088

申请日：1994-08-25

Applicant: 한국전자통신연구원

Inventor： 엄두섭 ,  박영호 ,  김재근

IPC: G11C7/00

公开(公告)号：KR1020130085486A

公开(公告)日：2013-07-30

申请号：KR1020110131244

申请日：2011-12-08

Applicant: 한국전자통신연구원

Inventor： 오상윤 ,  이정희 ,  이범철 ,  최강일 ,  윤빈영 ,  박영호

IPC: H04L12/28 ,  H04L12/70 ,  H04L29/04

CPC classification number: H04L49/9063 ,  H04L49/101

Abstract: PURPOSE: A network packet processing device is provided to improve the transmission of packets by additionally using a control switch fabric. CONSTITUTION: A data switch fabric (230) switches received packets. A plurality of line cards (210-1,210-2,220-1,220-2) respectively executes look-up and queuing operations with respect to the input packets. The line cards respectively transmit packets to the data switch fabric. The line cards respectively transmit the packets received from the data switch fabric to the outside. The line cards respectively generate control packets for controlling traffic. A control switch fabric (240) switches the control packets which are received from the line cards. [Reference numerals] (210,220) Line card; (230) Data switch fabric; (240) Control switch fabric

Abstract translation: 目的：提供一种网络数据包处理设备，通过额外使用控制交换矩阵来改善数据包的传输。 构成：数据交换结构（230）切换接收到的数据包。 多个线路卡（210-1,210-2,220-1,220-2）分别执行关于输入分组的查找和排队操作。 线卡分别将数据包发送到数据交换结构。 线卡分别将从数据交换结构接收的分组发送到外部。 线卡分别产生用于控制流量的控制包。 控制交换结构（240）切换从线路卡接收的控制分组。 （参考号）（210,220）线卡; （230）数据交换矩阵; （240）控制开关面料

公开(公告)号：KR101269790B1

公开(公告)日：2013-05-30

申请号：KR1020090122437

申请日：2009-12-10

Applicant: 한국전자통신연구원

Inventor： 이정희 ,  김정식 ,  박영호 ,  이범철

IPC: G06F9/38 ,  G06F9/28 ,  G06F9/46

CPC classification number: H04L47/10 ,  G06F1/3203 ,  G06F9/5038 ,  G06F2209/506

Abstract: 데이터플로우병렬처리장치및 방법이개시된다. 데이터플로우병렬처리장치는입력되는제1 데이터의플로우를구별하는플로우구별부와, 복수개의프로세서중 동작하지않는프로세서를, 제1 데이터에할당하는프로세서할당부와, 구별된플로우를동일하게갖는제2 데이터가복수개의프로세서중 어느하나의프로세서에의해처리중인경우, 제1 데이터에대해순서를결정하는순서결정부와, 할당된프로세서에의해처리된제1 데이터를수신하여, 결정된순서에따라출력하는정렬부를포함한다.