公开(公告)号：KR1020050053417A

公开(公告)日：2005-06-08

申请号：KR1020030086660

申请日：2003-12-02

Applicant: 한국전자통신연구원

Inventor： 심규환 ,  송영주 ,  김상훈 ,  강진영 ,  이내응

IPC: H01L21/205

CPC classification number: H01L21/67115 ,  F27B17/0025 ,  H01L21/02126 ,  H01L21/02178 ,  H01L21/02236 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/31662

Abstract: 본 발명은 래디칼 보조 산화 장치에 관한 것으로, 다수의 반응가스를 공급하기 위한 가스공급 시스템, 상기 가스 공급 시스템으로부터 공급되는 상기 반응가스를 분해하여 래디칼을 생성하는 래디칼 소스, 상기 래디칼 및 반응가스를 공급받으며, 열처리를 위해 다수의 램프를 구비하는 성장 챔버, 상기 성장 챔버로 웨이퍼를 이송하기 위한 로드-록 챔버, 상기 성장 챔버의 내부를 진공으로 만들고 반응가스를 배출시키기 위한 진공 시스템, 및 상기 가스공급 시스템, 래디칼 소스, 성장 챔버, 로드-록 챔버 및 진공 시스템의 동작을 제어하기 위한 제어 시스템으로 구성된다.

公开(公告)号：KR100491051B1

公开(公告)日：2005-05-24

申请号：KR1020020052210

申请日：2002-08-31

Applicant: 한국전자통신연구원

Inventor： 심규환 ,  송영주 ,  김상훈 ,  강진영

IPC: H01L33/00 ,  B82Y20/00

CPC classification number: H01L29/127 ,  B82Y10/00 ,  B82Y20/00 ,  H01L31/102 ,  H01L33/08 ,  H01L33/18

Abstract: 본 발명은 이중 구조의 나노점을 형성하여 전자와 정공이 구속되는 밀도를 높임으로써 발광과 수광하는 광전효과를 증가시킨 광전소자 및 그 제조방법을 제공하는 것으로, 반도체 기판상에 형성된 전자주입층, 나노점 및 전공주입층을 포함하여 구성되는 광전소자에 있어서, 나노점은 외부 나노점과 내부 나노점의 이중 구조로 이루어진 광전소자와 반도체 기판상에 전자주입층을 형성하는 단계, 전자주입층 상에 에피성장으로 나노점층을 성장시키는 단계, 열처리를 통하여 나노점은 외부 나노점과 내부 나노점의 이중 구조로 형성하는 단계 및 전체구조상에 정공주입층을 형성하는 단계를 포함하는 광전소자의 제조방법을 제공한다.

公开(公告)号：KR1020030037356A

公开(公告)日：2003-05-14

申请号：KR1020010067863

申请日：2001-11-01

Applicant: 한국전자통신연구원

Inventor： 심규환 ,  김상훈 ,  이승윤 ,  박찬우 ,  서동우 ,  강진영

IPC: H01L21/328

Abstract: PURPOSE: A method for manufacturing a heterostructure bipolar transistor is provided to improve electrical characteristics by forming a junction between a thick base and an emitter using self-alignment, and isolating the base using an oxide layer. CONSTITUTION: After sequentially forming a collector(44) and a collector epitaxial layer(46) on a silicon substrate(41), the collector epitaxial layer(46) is isolated by forming an isolation layer(47) on the isolation region of the substrate. After forming a single crystal silicon epitaxial layer having the thickness of 50-200 nm on the resultant structure, an outer base region is defined by oxidizing the predetermined portion of the single crystal silicon epitaxial layer. After forming a base epitaxial layer and a dielectric layer(55), the base epitaxial layer is exposed by etching the dielectric layer(55). After sequentially forming a polysilicon layer and a silicon nitride layer, an emitter(56) made of the polysilicon layer is formed on the exposed base epitaxial layer by patterning the silicon nitride layer, the polysilicon layer and the dielectric layer(55). An outer base(58) and a base(530) are defined by implanting ions into the base epitaxial layer and the single crystal silicon epitaxial layer using the emitter(56) as a mask.

Abstract translation: 目的：提供一种用于制造异质结双极晶体管的方法，以通过使用自对准在厚基极和发射极之间形成结而改善电特性，并使用氧化物层隔离基极。 构成：在硅衬底（41）上依次形成集电极（44）和集电极外延层（46）之后，通过在衬底的隔离区域上形成隔离层（47）来隔离集电极外延层（46） 。 在所得结构上形成厚度为50-200nm的单晶硅外延层之后，通过氧化单晶硅外延层的预定部分来限定外部基极区域。 在形成基极外延层和电介质层（55）之后，通过蚀刻介电层（55）来暴露基极外延层。 在顺序地形成多晶硅层和氮化硅层之后，通过图案化氮化硅层，多晶硅层和电介质层（55），在暴露的基极外延层上形成由多晶硅层制成的发射极（56）。 通过使用发射器（56）作为掩模将离子注入基底外延层和单晶硅外延层来限定外基部（58）和基底（530）。

公开(公告)号：KR1020030018134A

公开(公告)日：2003-03-06

申请号：KR1020010051703

申请日：2001-08-27

Applicant: 한국전자통신연구원

Inventor： 임정욱 ,  송영주 ,  심규환 ,  강진영

IPC: H01L21/20

CPC classification number: H01L21/02238 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/02175 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02183 ,  H01L21/02189 ,  H01L21/02192 ,  H01L21/02211 ,  H01L21/0228 ,  H01L21/3144 ,  H01L21/31604 ,  H01L21/3165

Abstract: PURPOSE: A method for forming an insulating layer of a semiconductor device for controlling the composition and doping concentration is provided to improve a boundary characteristic by using an atomic deposition method or a chemical vapor deposition method. CONSTITUTION: An oxide is deposited by using reaction of a precursor of an organic material with an oxygen radical. A deposition process including purge, oxygen radical injection, and purge are performed after the metal precursor is injected. A thermal process is performed under high oxygen or high oxygen radical atmosphere. A metal oxide is formed by controlling a composition ratio of silicon and metal. The contents of silicon within the metal oxide are increased far from a boundary between the metal oxide and a silicon substrate if a silicon injection time is reduced and a metal precursor injection time is increased.

Abstract translation: 目的：提供一种用于形成用于控制组成和掺杂浓度的半导体器件的绝缘层的方法，以通过使用原子沉积方法或化学气相沉积方法来改善边界特性。 构成：通过使用有机材料的前体与氧自由基的反应来沉积氧化物。 在注入金属前体之后进行包括吹扫，氧自由基注入和吹扫的沉积过程。 在高氧或高氧自由基气氛下进行热处理。 通过控制硅和金属的组成比来形成金属氧化物。 如果硅注入时间减少并且金属前体注入时间增加，则金属氧化物内的硅的含量远远高于金属氧化物和硅衬底之间的边界。

公开(公告)号：KR1020020054108A

公开(公告)日：2002-07-06

申请号：KR1020000082803

申请日：2000-12-27

Applicant: 한국전자통신연구원

Inventor： 심규환 ,  김홍승 ,  이승윤 ,  강진영

IPC: H01L21/336

CPC classification number: H01L29/66431 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/7782

Abstract: PURPOSE: A germanium silicon modulation doped field effect transistor(MODFET) using a metal-oxide layer gate is provided to improve a linear characteristic of a hetero-junction complementary metal oxide semiconductor(CMOS), by using a hetero junction structure of SiGe/C and SiGe/Si. CONSTITUTION: A buffering thin film made of silicon is grown on a silicon substrate. A SiGe channel layer and a silicon cap layer are formed on the buffering thin film. A low temperature buffer layer and a SiGe buffer layer are grown on the silicon substrate by a low temperature process. A defect caused by lattice mismatch applied from the silicon substrate to an epi layer is artificially formed.

Abstract translation: 目的：提供使用金属氧化物层栅极的锗硅调制掺杂场效应晶体管（MODFET），以通过使用SiGe / C的异质结结构来改善异质结互补金属氧化物半导体（CMOS）的线性特性 和SiGe / Si。 构成：在硅衬底上生长由硅制成的缓冲薄膜。 在缓冲薄膜上形成SiGe沟道层和硅覆盖层。 通过低温工艺在硅衬底上生长低温缓冲层和SiGe缓冲层。 人造地形成从硅衬底施加到外延层的晶格失配引起的缺陷。

公开(公告)号：KR100298205B1

公开(公告)日：2001-08-07

申请号：KR1019980018328

申请日：1998-05-21

Applicant: 한국전자통신연구원

Inventor： 심규환 ,  백문철 ,  이해권 ,  남기수

IPC: H01L33/00

Abstract: PURPOSE: A high integrated LED device of three colors and a method for fabricating the same are provided to improve a resolution by forming an LED for emitting a red color, a green color, and a blue color with a single chip. CONSTITUTION: A three-color LED device is formed on a wiring substrate(50) by contacting a metal bump(51) with a multitude of ohmic metal layer(35). The LED device and the wiring substrate(50) are aligned by using an optical microscope. An allowable margin of error is controlled within 2 micro meters. The metal bump(51) and the ohmic contact layers(35) are adhered to each other by using a ultrasonic wave method, a thermo-compression method, and a thermo-sonic method. A red LED, A green LED, a blue LED, and a transparent substrate(10) are located on the wiring substrate(50).

公开(公告)号：KR1020010038202A

公开(公告)日：2001-05-15

申请号：KR1019990046086

申请日：1999-10-22

Applicant: 한국전자통신연구원

Inventor： 심규환 ,  김홍승 ,  강진영

IPC: H01L21/31

Abstract: PURPOSE: A method of growing a semiconductor thin film is to deposit amorphous silicon dopped high concentration impurity on a natural oxide film and accelerates decomposition of the oxide film with heat treatment, thereby reducing annealing temperature and increasing crystallizing ability and the decomposition of the oxide. CONSTITUTION: An amorphous silicon film(32) dopped high concentration impurity is deposited on a natural oxide(34) film of a substrate. The substrate deposited on the amorphous silicon film is annealed so that the natural oxide film is resolved and mono-crystallized. After mono-crystallizing the amorphous silicon, the annealing temperature is lowered and then a mono-crystalline silicon thin film(33) is deposited. In the depositing process, the amorphous silicon has a thickness of at least 20nm. The depositing process is performed at a temperature of below 500 deg.C. The impurity is an n type or a p type such as B, P, As and Sb. The annealing process is performed for few seconds at a temperature of at least 700 deg.C or more. The impurity is implanted with a concentration of 1x10¬19/cm8-5x10¬22/cm.

Abstract translation: 目的：生长半导体薄膜的方法是在自然氧化膜上沉积非晶硅掺杂的高浓度杂质，并通过热处理加速氧化膜的分解，从而降低退火温度，提高结晶能力和氧化物分解。 构成：将掺杂高浓度杂质的非晶硅膜（32）沉积在衬底的天然氧化物（34）膜上。 将沉积在非晶硅膜上的衬底退火，使得天然氧化物膜被分离并单结晶。 在非晶硅单结晶之后，退火温度降低，然后沉积单晶硅薄膜（33）。 在沉积过程中，非晶硅的厚度至少为20nm。 沉积过程在低于500℃的温度下进行。 杂质是n型或p型，如B，P，As和Sb。 退火处理在至少700℃以上的温度下进行几秒钟。 以1×10 19 / cm 8 -5×10 21 / cm的浓度注入杂质。

公开(公告)号：KR100279737B1

公开(公告)日：2001-02-01

申请号：KR1019970070316

申请日：1997-12-19

Applicant: 한국전자통신연구원

Inventor： 심규환 ,  최성우 ,  백문철 ,  조경익 ,  이해권

IPC: H01L31/00 ,  H01L33/00 ,  H01J1/30

Abstract: 본 발명은 전계방출소자와 광소자로 구성된 단파장 및 그의 제작방법에 관한 것으로서, 광전소자 기판상에 초격자 완충층, 광도파층, 양자우물층, 브레그 회절 초격자층을 차례로 증착하고, 상기 기판의 이면상에 1차 절연막, 1차 금속막, 2차 절연막, 2차 금속막을 차례로 적층하고, 상기 2차 금속막상에 마스크 패턴을 형성한 후 노출된 2차 금속막으로부터 기판을 차례로 식각하여 상기 기판의 상표면상에 형성된 초격자 완충층의 표면을 노출시키는 비아홀을 형성하며, 상기 비아홀의 저면에 광반사막을 형성하고, 상기 기판의 상표면상의 브레그 회절 초격자층, 양자우물층, 광도파층을 메사구조를 가지도록 식각하고, 그 표면상에 양전극 금속막을 증착하여 광소자를 제조한 후 전계방출 소자 기판상에 절연막, 1차 금속막, 절연막, 2차 금속막, 고전압 절연막 및 3차 금속막을 차례로 적층하고, 상기 1차 내지 3차 금속막과 절연막을 감광막 패턴을 이용하여 상부로부터 차례로 식각하여 상기 기판의 표면을 노출시키는 개구를 형성하는 것에 의해 기판상에 그리드 금속, 1차 가속 전극 및 1차 집속전극을 형성하며, 상기 노출된 기판상에 음극용 탈침을 형성하는 것에 의해 전계방출 소자 어레이를 제조하고, 상기 광소자와 전계방출 소자 어레이를 지지기둥을 이용하여 소정의 간격으로 유지시켜 합착함으로써, 반도체를 pn 접합을 만들기 위한 불순물도핑이 필요치 않으며, 고에너지의 전자는 하나 이상의 전자-정공쌍을 발생시키게 되므로 매우 높은 효율을 낼 수 있는 효과를 갖는다.

公开(公告)号：KR100277691B1

公开(公告)日：2001-02-01

申请号：KR1019980038422

申请日：1998-09-17

Applicant: 한국전자통신연구원

Inventor： 심규환 ,  백문철 ,  조경익

IPC: H01L33/00 ,  H01L21/205

Abstract: 본 발명에서는 반도체 광전소자 형성을 위해 pn 접합에 전류를 흘리는 소수캐리어 주입이 아닌, 음극선발광 현상 즉, 높은 에너지의 전자빔을 주입하여 전자-정공쌍을 형성하고 그들의 재결합으로 광자를 얻는 방식을 이용한다. 본 발명은 900℃ 이하의 저온 성장이 가능하고, 평탄한 계면을 갖는 고품질의 SiC-AlN 초격자층을 성장시킬 수 있는 PA-MOMBE(plasma-assisted metalorganic molecular beam epitaxy) 시스템을 제안하고, 이를 이용하여 (SiC)
x (AlN)
1-x 의 사원계 혼정화합물의 다층양자우물층을 만들어 4∼6eV의 에너지에 해당되는 광자를 얻을 수 있도록 한다. 즉, 본 발명에 따른 PA-MOMBE 시스템은 종래기술에 비해 저온 성장이 가능하다는 장점이 있어 냉각시의 열팽창계수 차이에 의한 열응력, 확산 및 2차 생성물의 발생과 관련한 문제점을 방지하여 재현성 있는 고품질의 초격자층을 성장시킬 수 있다. 그리고, 플라즈마에 존재하는 이온의 에너지를 조절하여 이온충돌에 의한 결함의 생성문제를 해결하며 원자단위로 평탄한 초격자층을 성장시킬 수 있다.

公开(公告)号：KR100270319B1

公开(公告)日：2000-10-16

申请号：KR1019970064079

申请日：1997-11-28

Applicant: 한국전자통신연구원

Inventor： 최성우 ,  남기수 ,  이해권 ,  심규환 ,  백문철

IPC: H01L21/20

CPC classification number: C30B23/066

Abstract: PURPOSE: An evaporation crucible for an epitaxial apparatus is provided to minimize the contamination of the apparatus and the time required to recover the state. CONSTITUTION: A gate valve is installed between an entrance flange and an adapter flange of a vacuum chamber, and maintains the vacuum in the vacuum chamber by being isolated from the external, and is opened/closed to introduce vacuum into the vacuum chamber. An introduction tube comprises a heater providing heat to evaporize a growth material and a supporter supporting the heater. And, a crucible flange(23) is combined with a bottom flange of an adapter by being installed to one end of the introduction tube. And, a fringe tube(25) is extended and shrunken to separate the introduction tube from the vacuum chamber by removing a local vacuum as maintaining the vacuum of the vacuum chamber.

Abstract translation: 目的：提供用于外延装置的蒸发坩埚，以最小化装置的污染和恢复状态所需的时间。 构成：闸阀安装在真空室的入口法兰和适配器法兰之间，通过与外部隔离而将真空保持在真空室中，并打开/关闭以将真空引入真空室。 引入管包括提供热量以蒸发生长材料的加热器和支撑加热器的支撑件。 并且，坩埚凸缘（23）通过安装在导入管的一端与适配器的底部凸缘组合。 并且，通过在保持真空室的真空的情况下去除局部真空，使边缘管（25）伸长和缩小以将引入管与真空室分离。