公开(公告)号：JP2016025294A

公开(公告)日：2016-02-08

申请号：JP2014150374

申请日：2014-07-24

Applicant: 株式会社ジェイデバイス

Inventor： 渡邉 真司 ,  細山田 澄和 ,  中村 慎吾 ,  出町 浩 ,  宮腰 武 ,  近井 智哉 ,  石堂 仁則 ,  松原 寛明 ,  中村 卓 ,  本多 広一 ,  熊谷 欣一 ,  作元 祥太朗 ,  岩崎 俊寛 ,  玉川 道昭

IPC: H01L25/11 ,  H01L25/18 ,  H01L23/36 ,  H01L25/10

CPC classification number: H05K1/181 ,  H01L23/36 ,  H01L23/3675 ,  H01L23/3677 ,  H01L23/3733 ,  H01L23/4334 ,  H01L25/105 ,  H05K1/0204 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1094 ,  H01L23/3128 ,  H01L23/49816 ,  H01L2924/15331 ,  H01L2924/1815 ,  H05K2201/0275 ,  H05K2201/066 ,  H05K2201/10515

Abstract: 【課題】積層型半導体パッケージにおいて、下側のチップから上側のチップへの伝熱を軽減する半導体パッケージを提供することを目的とする。 【解決手段】本発明の一実施形態に係る積層型半導体パッケージは、第1の回路基板と第1の回路基板に実装された第1の半導体素子を含む第1の半導体パッケージと、第2の回路基板と第2の回路基板に実装された第2の半導体素子を含み第1の半導体パッケージに積層された第2の半導体パッケージと、第1の半導体素子上及び第1の半導体素子の周辺の第1の回路基板上に配置される熱伝導材料と、を有する。 【選択図】図1

Abstract translation: 要解决的问题：提供一种减少从下部芯片传递到上部芯片的热量的层叠型半导体封装。解决方案：根据实施例的层叠型半导体封装包括：第一半导体封装，包括第一电路板和第一 半导体元件安装在第一电路板上; 第二半导体封装，包括第二电路板和安装在第二电路板上的第二半导体元件，第二半导体封装层叠在第一半导体封装上; 以及设置在第一半导体元件上的导热材料和位于第一半导体元件周围的第一电路板。图1

公开(公告)号：KR1020140058394A

公开(公告)日：2014-05-14

申请号：KR1020137010665

申请日：2012-10-01

Applicant: 히타치가세이가부시끼가이샤

Inventor： 야마자키히로시 ,  이가라시요시미

IPC: H01B13/00 ,  G06F3/041

CPC classification number: G06F3/041 ,  G03F7/0005 ,  G03F7/027 ,  G03F7/09 ,  G03F7/092 ,  G03F7/095 ,  G03F7/0952 ,  G03F7/0955 ,  G03F7/2022 ,  G06F3/044 ,  G06F2203/04112 ,  H05K1/0274 ,  H05K1/0313 ,  H05K1/036 ,  H05K1/09 ,  H05K3/06 ,  H05K2201/0275 ,  Y10T428/24802 ,  G02F1/13439 ,  G03F7/203

Abstract: 본 발명의 도전 패턴의 형성 방법은, 기판 상에 형성된 감광성 수지층과, 감광성 수지층의 기판과는 반대측의 면에 형성된 도전막을 포함하는 감광층에, 패턴상으로 활성 광선을 조사하는 제 1 노광 공정과, 산소 존재하에서, 감광층의 적어도 제 1 노광 공정에서의 미노광부의 일부 또는 전부에 활성 광선을 조사하는 제 2 노광 공정과, 제 2 노광 공정 후에 감광층을 현상함으로써 도전 패턴을 형성하는 현상 공정을 구비한다.

公开(公告)号：KR1020090107682A

公开(公告)日：2009-10-14

申请号：KR1020080033076

申请日：2008-04-10

Applicant: 한화테크윈 주식회사

Inventor： 박하나

IPC: H05K1/02

CPC classification number: H05K1/0271 ,  H05K1/0353 ,  H05K1/0366 ,  H05K2201/0275 ,  H05K2201/0329

Abstract: PURPOSE: A PCB substrate with a shape memory polymer and a manufacturing method thereof are provided to minimize problem due to warpage and reduce damage to the product. CONSTITUTION: A PCB substrate with a shape memory polymer and a manufacturing method thereof are comprised of the steps: dipping a glass fiber(120) and the shape memory polymer(130) into a core material of the printed circuit board; and laminating the both sides of the core material with a copper foil(110). A manufacturing method of the printed circuit board is comprised of the steps: dipping the shape memory polymer in the core material consisting of the glass fiber reinforcing substrate; and combining the copper foil at both side of the core material in which the shape memory polymer is dipped and forming the copper foil lamination.

Abstract translation: 目的：提供具有形状记忆聚合物的PCB基板及其制造方法，以最小化由于翘曲引起的问题并减少对产品的损害。 构成：具有形状记忆聚合物的PCB基板及其制造方法包括以下步骤：将玻璃纤维（120）和形状记忆聚合物（130）浸入印刷电路板的芯材中; 并用铜箔（110）层叠芯材的两面。 印刷电路板的制造方法包括以下步骤：将形状记忆聚合物浸渍在由玻璃纤维增​​强基材组成的芯材中; 并且将形成记忆聚合物浸渍的芯材的两侧的铜箔结合并形成铜箔层压体。

公开(公告)号：KR1020160053920A

公开(公告)日：2016-05-13

申请号：KR1020167005492

申请日：2014-08-06

Applicant: 미츠비시 가스 가가쿠 가부시키가이샤

Inventor： 하마지마도모키 ,  이토메구루 ,  시가에이스케 ,  가토요시히로

IPC: C08J5/24 ,  C08J5/10 ,  B29C35/02 ,  B29K105/08 ,  B29C63/02 ,  H05K1/03

CPC classification number: H05K1/0373 ,  B29C51/14 ,  C08J5/10 ,  C08J5/24 ,  C08J2300/24 ,  C08J2379/04 ,  H05K1/0366 ,  H05K1/185 ,  H05K2201/0275 ,  H05K2201/029

Abstract: 열경화성수지 (A) 및무기충전재 (B) 를함유하는열경화성수지조성물 (C) 와, 그열경화성수지조성물 (C) 가함침또는도포된글라스클로스 (D) 를갖고, 상기글라스클로스 (D) 가, 그글라스클로스 (D) 를구성하는날실의짜넣기개수를 X (개/인치), 씨실의짜넣기개수를 Y (개/인치), 상기날실 1 개당의필라멘트수를 x (개), 상기씨실 1 개당의필라멘트수를 y (개), 두께를 t (㎛) 로한 경우에, 하기식 (I) ∼ (III) 을만족시키는것이고, (x+y) ≤ 95 (I) 1.9

Abstract translation: 一种预浸料，包括：含有热固性树脂（A）和无机填料（B）的热固性树脂组合物（C） 和用热固性树脂组合物（C）浸渍或涂布的玻璃布（D）; 其中玻璃布（D）满足下列表达式（I）至（III），x + y‰¤95 1​​.9

公开(公告)号：KR1020160012913A

公开(公告)日：2016-02-03

申请号：KR1020150099569

申请日：2015-07-14

Applicant: 가부시키가이샤 제이디바이스

Inventor： 와타나베,신지 ,  호소야마다,스미카즈 ,  나카무라,신고 ,  데마치,히로시 ,  미야코시,타케시 ,  치카이,토모시게 ,  이시도,키미노리 ,  마츠바라,히로아키 ,  나카무라,다카시 ,  혼다,히로카즈 ,  쿠마가야,요시카즈 ,  사쿠모토,쇼타로 ,  이와사키,토시히로 ,  타마가와,미치아키

IPC: H01L25/065 ,  H01L23/373 ,  H01L23/48 ,  H01L23/28

CPC classification number: H05K1/181 ,  H01L23/3128 ,  H01L23/36 ,  H01L23/3675 ,  H01L23/3677 ,  H01L23/3733 ,  H01L23/4334 ,  H01L23/49816 ,  H01L25/105 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1094 ,  H01L2924/15331 ,  H01L2924/1815 ,  H05K1/0204 ,  H05K1/0206 ,  H05K1/0209 ,  H05K1/141 ,  H05K2201/0275 ,  H05K2201/066 ,  H05K2201/10515 ,  H05K2203/1311 ,  H05K2203/1322 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 적층형반도체패키지에있어서, 하측칩에서상측칩으로의전열을경감하는반도체패키지를제공하는것을목적으로한다. 제1 회로기판과제1 회로기판에실장된제1 반도체소자를포함한제1 반도체패키지와, 제2 회로기판과제2 회로기판에실장된제2 반도체소자를포함하고제1 반도체패키지에적층된제2 반도체패키지와, 제1 반도체소자상 및제1 반도체소자주변의제1 회로기판상에배치되는열전도재료를갖는적층형반도체패키지가제공된다.

Abstract translation: 在叠层半导体封装中，本发明提供一种用于将电热从下芯片降低到上芯片的半导体封装。 堆叠的半导体封装包括：第一半导体封装，包括第一电路板和安装在第一电路板上的第一半导体器件; 第二半导体封装，其包括第二电路板和安装在第二电路板上的第二半导体器件，并且层叠在第一半导体封装上; 以及布置在第一半导体器件和第一电路板周围的第一半导体器件的传热材料。

公开(公告)号：KR1020170066210A

公开(公告)日：2017-06-14

申请号：KR1020160148537

申请日：2016-11-09

Applicant: 다우 글로벌 테크놀로지스 엘엘씨

Inventor： 타마라디킥 ,  마이클에이.드그라프 ,  크리스토프브로 ,  스테판프로트 ,  씨에이토프스-반코트헴

IPC: H01B13/00 ,  H01B5/14 ,  H01B1/02 ,  H01B3/30

CPC classification number: H05K3/06 ,  C03C2218/33 ,  C23F1/02 ,  C23F4/00 ,  H01G9/055 ,  H05K1/0274 ,  H05K1/09 ,  H05K3/064 ,  H05K3/22 ,  H05K2201/0275

Abstract: 하기단계들을포함하는패턴화된전도체의제조방법이제공된다: 상부에배치된전기전도층과기재를포함하는기판을제공하는단계; 전기전도층식각액을제공하는단계; 담체및 감광성마스킹재를포함하는방사재를제공하는단계; 현상액을제공하는단계; 다수의마스킹섬유를형성하고, 이들을전기전도층상에증착시켜다수의증착된섬유를형성하는단계; 다수의증착된섬유를패턴화시켜처리된섬유부분및 비처리된섬유부분을제공하는단계; 다수의증착된섬유를현상하여(여기서처리된섬유부분또는비처리된섬유부분은제거됨), 패턴화된섬유어레이를남기는단계; 전기전도층을전기전도층식각액에접촉시켜(여기서패턴화된섬유어레이에의해피복되지않는상기전기전도층은제거됨), 패턴화된전도성네트워크를기판상에남기는단계.

Abstract translation: 提供了一种制造图案化导体的方法，包括以下步骤：提供包括设置在衬底上的导电层的衬底; 提供导电层蚀刻剂; 提供包含载体和光敏掩蔽材料的辐射材料; 提供开发人员; 形成多个掩蔽纤维并将它们沉积在导电层上以形成多个沉积的纤维; 图案化多个沉积的纤维以提供经处理的纤维部分和未经处理的纤维部分; 显影多个沉积的纤维，其中处理过的纤维部分或未处理的纤维部分被除去，留下图案化的纤维阵列; 接触所述导电层的导电层蚀刻剂（其中，不覆盖由纤维的图案化阵列的导电层被去除），该方法留下在基板上的图案化的导电网络。

公开(公告)号：KR101348546B1

公开(公告)日：2014-01-07

申请号：KR1020137010621

申请日：2012-10-01

Applicant: 히타치가세이가부시끼가이샤

Inventor： 야마자키히로시 ,  이가라시요시미

IPC: G03F7/26 ,  G03F7/004 ,  G06F3/041 ,  G03F7/11

CPC classification number: G06F3/041 ,  G03F7/0005 ,  G03F7/027 ,  G03F7/09 ,  G03F7/092 ,  G03F7/095 ,  G03F7/0952 ,  G03F7/0955 ,  G03F7/2022 ,  G06F3/044 ,  G06F2203/04112 ,  H05K1/0274 ,  H05K1/0313 ,  H05K1/036 ,  H05K1/09 ,  H05K3/06 ,  H05K2201/0275 ,  Y10T428/24802

Abstract: 본 발명의 도전 패턴의 형성 방법은, 기판 상에 형성된 감광성 수지층과, 감광성 수지층의 기판과는 반대측의 면에 형성된 도전막을 포함하는 감광층에, 패턴상으로 활성 광선을 조사하는 제 1 노광 공정과, 산소 존재하에서, 감광층의 적어도 제 1 노광 공정에서의 미노광부의 일부 또는 전부에 활성 광선을 조사하는 제 2 노광 공정과, 제 2 노광 공정 후에 감광층을 현상함으로써 도전 패턴을 형성하는 현상 공정을 구비한다.

Abstract translation: 形成根据本发明的导电图形的方法，所述第一次接触到层包含感光性树脂层，所述树脂基板的导电膜的上表面相对形成在基板上的感光一个形成，在一个图案照射活性光 步骤中，存在的氧，并照射活性光线的部分或全部的未曝光部分的感光层的至少一个第一曝光处理中的第二曝光步骤，并且所述第二通过形成导电图案的曝光步骤之后显影光敏层， 还有一个发展的过程。

公开(公告)号：KR1020150122667A

公开(公告)日：2015-11-02

申请号：KR1020157023463

申请日：2014-02-25

Applicant: 쓰리엠 이노베이티브 프로퍼티즈 컴파니

Inventor： 가와테고히치로

IPC: H05K1/03

CPC classification number: H05K1/0366 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2224/73265 ,  H05K1/0298 ,  H05K1/0306 ,  H05K1/0373 ,  H05K1/038 ,  H05K1/115 ,  H05K1/181 ,  H05K1/185 ,  H05K3/4602 ,  H05K2201/0215 ,  H05K2201/0275 ,  H05K2201/029 ,  H05K2201/10106 ,  H01L2924/00014

Abstract: 문제: 열전도성이높고, 열팽창계수가낮은프리프레그를제조하는것. 해결수단: 본명세서의프리프레그는세라믹섬유를포함하는알루미나-함유천을포함하는복합층, 및알루미나-함유천에함침되고, 열전도성계수가 1.0 W/(mK) 이상인열경화성수지조성물로구성된다.

公开(公告)号：KR1020150035251A

公开(公告)日：2015-04-06

申请号：KR1020130115581

申请日：2013-09-27

Applicant: 삼성전기주식회사

Inventor： 홍창섭 ,  조은정 ,  오규환 ,  이강현

IPC: H01L23/48

CPC classification number: H01L23/482 ,  H01L23/295 ,  H01L23/49811 ,  H01L24/16 ,  H01L24/29 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/16 ,  H01L2224/16225 ,  H01L2224/81447 ,  H01L2924/01322 ,  H01L2924/12042 ,  H01L2924/1531 ,  H01L2924/181 ,  H01L2924/19106 ,  H05K1/0366 ,  H05K1/141 ,  H05K3/181 ,  H05K2201/0275 ,  H05K2201/049 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 본발명은외부접속단자부와외부접속단자부를갖는반도체패키지및 그들의제조방법에관한것이다. 본발명에따른외부접속단자부는절연재및 절연재양면에형성된금속도금패턴을포함한다.

Abstract translation: 本发明涉及具有外部连接端子的外部连接端子和半导体封装及其制造方法。 根据本发明，外部连接端子包括在绝缘材料两侧的绝缘材料和金属电镀图案。

公开(公告)号：KR1020130055699A

公开(公告)日：2013-05-28

申请号：KR1020137010621

申请日：2012-10-01

Applicant: 히타치가세이가부시끼가이샤

Inventor： 야마자키히로시 ,  이가라시요시미

IPC: G03F7/26 ,  G03F7/004 ,  G06F3/041 ,  G03F7/11

CPC classification number: G06F3/041 ,  G03F7/0005 ,  G03F7/027 ,  G03F7/09 ,  G03F7/092 ,  G03F7/095 ,  G03F7/0952 ,  G03F7/0955 ,  G03F7/2022 ,  G06F3/044 ,  G06F2203/04112 ,  H05K1/0274 ,  H05K1/0313 ,  H05K1/036 ,  H05K1/09 ,  H05K3/06 ,  H05K2201/0275 ,  Y10T428/24802 ,  G02F1/13439 ,  G03F7/004 ,  G03F7/0047 ,  G03F7/26

Abstract: 본 발명의 도전 패턴의 형성 방법은, 기판 상에 형성된 감광성 수지층과, 감광성 수지층의 기판과는 반대측의 면에 형성된 도전막을 포함하는 감광층에, 패턴상으로 활성 광선을 조사하는 제 1 노광 공정과, 산소 존재하에서, 감광층의 적어도 제 1 노광 공정에서의 미노광부의 일부 또는 전부에 활성 광선을 조사하는 제 2 노광 공정과, 제 2 노광 공정 후에 감광층을 현상함으로써 도전 패턴을 형성하는 현상 공정을 구비한다.