公开(公告)号：KR1020090088716A

公开(公告)日：2009-08-20

申请号：KR1020080014163

申请日：2008-02-15

Applicant: (주)기가레인

Inventor： 이용구 ,  강경일

IPC: H05K1/02

CPC classification number: H05K1/025 ,  H05K1/0224 ,  H05K2201/0776

Abstract: A printed circuit board is provided to prevent the change of capacitance between a signal transmission line and a ground layer by forming a plurality of ground patterns in the ground layer. A first ground layer(200) is extended to one direction. A first dielectric layer is laminated on a first ground layer. A signal transmission line is laminated on the first dielectric layer. A plurality of first ground patterns(210,212,214,216) are formed in the bottom of the first ground layer. The plurality of the first ground patterns expose the first dielectric layer. A bonding sheet is stacked on the signal transmission line. A second dielectric layer is stacked on the bonding sheet. A second ground layer is laminated on the second dielectric layer. The plurality of second ground patterns are formed in the bottom of the second ground layer by the etching. The plurality of second ground patterns expose the second dielectric layer.

Abstract translation: 提供印刷电路板，以通过在接地层中形成多个接地图案来防止信号传输线与接地层之间的电容变化。 第一接地层（200）延伸到一个方向。 第一介电层层叠在第一接地层上。 信号传输线层叠在第一电介质层上。 多个第一接地图形（210,212,214,216）形成在第一接地层的底部。 多个第一接地图案​​露出第一介电层。 粘合片层叠在信号传输线上。 在接合片上堆叠第二电介质层。 第二接地层层压在第二电介质层上。 多个第二接地图案通过蚀刻形成在第二接地层的底部。 多个第二接地图案露出第二介电层。

公开(公告)号：KR1020090006002A

公开(公告)日：2009-01-14

申请号：KR1020080066296

申请日：2008-07-09

Applicant: 캐논 가부시끼가이샤

Inventor： 마츠모토쇼지

IPC: H05K1/09

CPC classification number: H05K1/025 ,  H05K1/0216 ,  H05K2201/0776 ,  H05K2203/049

Abstract: A circuit connection structure and a printed circuit board is provided to miniaturize a printed circuit board and a semiconductor package by suppressing impedance mismatching without increasing the wiring band of a printed circuit board. A printed circuit board(100) comprises a GND layer(102), an insulating layer and a signal wiring layer. The signal wiring layer interposes the insulating layer and is adjacent to the GND layer. The signal wiring layer connects the first area and the second part of the printed circuit board. Two batch of differential signal wires(104,105) are parallely arranged in the signal wiring layer. Between the two batch of differential signal wires, the width of two wires(104a,104b) consisting of a batch of differential signal wires decreases from the first part to the second part with the same ratio. Interval between 2 wirings is fixed. Between the two batch of differential signal wires, one batch of differential signal wires is adjacent to the other batch of differential signal wires. The width of two wires(105a,105b) consisting of the other batch of differential signal wires increases from the first part to the second part with the same ratio. A first slit(104s) and a second slit(105s) are formed in the GND layer.

Abstract translation: 提供电路连接结构和印刷电路板，以通过抑制阻抗失配而不增加印刷电路板的布线带来使印刷电路板和半导体封装小型化。 印刷电路板（100）包括GND层（102），绝缘层和信号布线层。 信号布线层插入绝缘层并与GND层相邻。 信号布线层连接印刷电路板的第一区域和第二部分。 两条差分信号线（104,105）平行布置在信号布线层中。 在两批差分信号线之间，由一批差分信号线构成的两条线（104a，104b）的宽度以相同的比例从第一部分减少到第二部分。 2条布线之间的间隔是固定的。 在两批差分信号线之间，一批差分信号线与另一批差分信号线相邻。 由另一批差分信号线组成的两条线（105a，105b）的宽度以相同的比例从第一部分增加到第二部分。 在GND层中形成有第一狭缝（104s）和第二狭缝（105s）。

公开(公告)号：KR1020000066672A

公开(公告)日：2000-11-15

申请号：KR1019990013948

申请日：1999-04-20

Applicant: 주식회사 심텍홀딩스

Inventor： 이선용

IPC: H05K3/46

CPC classification number: H05K3/4694 ,  B32B27/08 ,  H05K1/025 ,  H05K2201/0776

Abstract: PURPOSE: A PCB for impedance control is provided to insert one resin deposition film between standard plural resin deposition films to regulate impedance of narrow band. CONSTITUTION: A PCB for impedance control comprises first and second standard resin deposition films(10,30) and a single resin deposition film(20). The standard resin deposition films(10,30) consist of resin deposition films(13,43) having constant thickness, copper films(11,31) coated on one side of the films(13,43) and resin layers(14,34) coated on the other side of the films(13,43). The resin of the layers(14,34) is under semi-cured state. The resin deposition film(20) is inserted between the layers(14,34) to regulate the thickness of overall insulator.

Abstract translation: 目的：提供一种用于阻抗控制的PCB，用于在标准多个树脂沉积膜之间插入一个树脂沉积膜，以调节窄带的阻抗。 构成：用于阻抗控制的PCB包括第一和第二标准树脂沉积膜（10,30）和单个树脂沉积膜（20）。 标准树脂沉积膜（10,30）由具有恒定厚度的树脂沉积膜（13,43），涂覆在膜（13,43）一侧的铜膜（11,31）和树脂层（14,34）组成 ）涂覆在膜的另一侧（13,43）。 层（14,34）的树脂处于半固化状态。 树脂沉积膜（20）插入在层（14,34）之间以调节整个绝缘体的厚度。

公开(公告)号：KR101814375B1

公开(公告)日：2018-01-04

申请号：KR1020167035463

申请日：2013-05-31

Applicant: 닛토덴코 가부시키가이샤

Inventor： 가지하라다이스케 ,  나시키도모타케 ,  하이시모토키

IPC: H01B5/14 ,  B32B9/00 ,  C23C14/08 ,  C23C14/34

CPC classification number: H05K1/0213 ,  C23C14/086 ,  G06F3/041 ,  H05K1/0274 ,  H05K1/032 ,  H05K1/0326 ,  H05K1/09 ,  H05K3/16 ,  H05K3/22 ,  H05K2201/0145 ,  H05K2201/0158 ,  H05K2201/0326 ,  H05K2201/0776 ,  H05K2203/1194 ,  Y10T428/31507 ,  Y10T428/31786 ,  Y10T428/31938

Abstract: 투과율이높고, 또한비저항이작은투명도전성필름을제공한다. 본실시형태에관련된투명도전성필름 (1) 은, 필름기재 (2) 와, 그필름기재상에형성된인듐주석산화물의다결정층 (3) 을구비하고있다. 이다결정층 (3) 은, 두께가 10 ㎚∼ 30 ㎚이고, 결정입경의평균값이 180 ㎚∼ 270 ㎚이고, 또한캐리어밀도가 6 × 10개/㎤를 초과하고 9 × 10개/㎤이하이다.

Abstract translation: 提供具有高透射率和小比电阻的透明导电膜。 根据本实施例的透明导电膜1包括膜基底2和在膜基底上形成的铟锡氧化物的多晶层3。 结晶层3的厚度为10nm至30nm，晶粒尺寸的平均值为180nm至270nm，载流子密度大于6×10 5 / 。

公开(公告)号：KR1020170053462A

公开(公告)日：2017-05-16

申请号：KR1020150156011

申请日：2015-11-06

Applicant: 삼성전자주식회사

Inventor： 정도원 ,  김세윤 ,  노종욱 ,  이종민 ,  황성우 ,  황진영 ,  곽찬

IPC: H01B5/14 ,  H01B13/00 ,  H01B1/02 ,  H01B1/08 ,  H01L31/0224

CPC classification number: H05K1/09 ,  B82Y30/00 ,  B82Y40/00 ,  C01G55/004 ,  C01P2002/72 ,  C01P2002/85 ,  C01P2004/03 ,  C01P2004/04 ,  C01P2004/24 ,  C01P2004/61 ,  C01P2006/40 ,  C08K3/22 ,  C09D1/00 ,  C09D5/24 ,  C09D7/70 ,  H05K1/0274 ,  H05K3/28 ,  H05K2201/026 ,  H05K2201/0302 ,  H05K2201/032 ,  H05K2201/0326 ,  H05K2201/0338 ,  H05K2201/0776 ,  H05K2201/10977 ,  Y10S977/755 ,  Y10S977/896 ,  Y10S977/932

Abstract: 기판; 및상기기판위에배치되고복수개의금속산화물나노시트들을포함하는제1 전도층을포함하는도전체로서, 상기복수개의금속산화물나노시트들은서로접촉하여전도경로를제공하고, Re, V, Os, Ru, Ta, Ir, Nb, W, Ga, Mo, In, Cr, Rh, Mn, Co, Fe, 및이들의조합으로부터선택된금속의산화물을포함하며, 평균면방향크기(lateral size)가 1.1 um 이상인도전체및 상기도전체를포함하는전자소자를제공하며, 아울러, 상기복수개의금속산화물나노시트들의집단및 이를제조하는방법을제공한다.

Abstract translation: 基材; 以及第一导电层，设置在所述衬底上并包括多个金属氧化物纳米片，其中所述多个金属氧化物纳米片彼此接触以提供导电路径，并且Re，V，Os，Ru 并且，选自Ta，Ir，Nb，W，Ga，Mo，In，Cr，Rh，Mn，Co，Fe及其组合中的金属的氧化物，平均横向尺寸为1.1μm以上 本发明还提供一种电子装置及其制造方法，所述电子装置包括整个引出线和形貌以及一组所述多个金属氧化物纳米片。

公开(公告)号：KR1020140119693A

公开(公告)日：2014-10-10

申请号：KR1020147018372

申请日：2013-01-30

Applicant: 도판 인사츠 가부시키가이샤 ,  고쿠리츠다이가쿠호진 군마다이가쿠

Inventor： 즈찌다,데쯔유끼 ,  오꾸보,도시까즈 ,  쇼지,이꾸오 ,  가노,다까히로

IPC: C23C28/02 ,  C23C18/32 ,  C23C18/42 ,  C23C18/52 ,  H05K1/09

CPC classification number: H05K1/09 ,  C23C18/1651 ,  C23C18/36 ,  C23C18/44 ,  C23C18/50 ,  H05K3/243 ,  H05K3/244 ,  H05K2201/032 ,  H05K2201/0776 ,  H05K2203/072

Abstract: 배선 기판(1)이 Cu 또는 Cu 합금으로 구성되는 전극(12)과, 상기 전극(12) 상에 형성된 무전해 니켈 도금층(18)과 상기 무전해 니켈 도금층(18) 상에 형성된 무전해 금 도금층(22)을 갖는 도금 피막(14)을 구비하고, 상기 무전해 니켈 도금층(18)은 Ni, P, Bi 및 S이 공석되어 형성되고, 상기 무전해 니켈 도금층(18)에 포함되는 P의 함유량이 5질량％ 이상 10질량％ 미만, Bi의 함유량이 1∼1000질량ppm, S의 함유량이 1∼2000질량ppm이며, Bi의 함유량에 대한 S의 함유량의 질량비(S/Bi)가 1.0보다도 크다.

公开(公告)号：KR1020100030078A

公开(公告)日：2010-03-18

申请号：KR1020080088856

申请日：2008-09-09

Applicant: 주식회사 탑 엔지니어링

Inventor： 이상현 ,  이재석

IPC: H05K3/40 ,  H01L23/045 ,  G01R1/067 ,  H01L21/66

CPC classification number: H05K3/4076 ,  H01C7/006 ,  H01L23/045 ,  H05K2201/0776

Abstract: PURPOSE: A substrate for a thin resistor and a method for manufacturing thereof are provided to stability of the contact pattern of the resistor film and an electrode by increasing a contact area between a resistor film and an electrode. CONSTITUTION: A substrate(10) comprises a via hole filler conductive material or a via hole charged with resistance member. A resistor film(30) is formed on the via hole and the substrate. An insulating layer(40) is formed on the resistor film and the substrate. An electrode(50) is formed on the substrate in order to surround the resistor film and insulating layer. The resistor film is comprised of a first resistor portion laminated in the via hole and a second resistor portion laminated on the substrate.

Abstract translation: 目的：通过增加电阻膜和电极之间的接触面积，提供了用于薄电阻器的基板及其制造方法，以稳定电阻膜和电极的接触图形。 构成：衬底（10）包括通孔填充导电材料或带有电阻构件的通孔。 在通孔和基板上形成电阻膜（30）。 在电阻膜和基板上形成绝缘层（40）。 为了包围电阻膜和绝缘层，在基板上形成电极（50）。 电阻膜由层叠在通路孔中的第一电阻部和层叠在基板上的第二电阻部构成。

公开(公告)号：KR1020010057333A

公开(公告)日：2001-07-04

申请号：KR1019990060089

申请日：1999-12-22

Applicant: 삼성전기주식회사

Inventor： 이동환 ,  이병호 ,  양덕진 ,  박은식 ,  김경태 ,  김태규 ,  이양제 ,  김영우

IPC: H05K13/08

CPC classification number: H05K1/0268 ,  G01R27/16 ,  H05K2201/0776

Abstract: PURPOSE: An impedance measurement apparatus for a printed circuit board(PCB) is provided to measure the impedance by using the phase difference between the original signal and the reflected signal by connecting the pin jigs to a plurality of PCBs. CONSTITUTION: The impedance measurement apparatus for a PCB(1) comprises a table(2), two pin jigs(7a,7b) for generating and inputting the signal by connecting the circuits(3,5) formed on both sides of the PCB, a transmission cable(9) connected to the pin jigs for transmitting the signal, a time domain refectonentory(TDR)(11) connected to the transmission cable for measuring the impedance by analyzing the signal, a data collector and determining unit(13) for collecting the impedance produced in the TDR and for determining the inferior state by comparing the collected impedance with the predefined impedance, and a display unit(15) for displaying the compared result.

Abstract translation: 目的：提供一种用于印刷电路板（PCB）的阻抗测量装置，通过将引脚夹具连接到多个PCB上，通过使用原始信号和反射信号之间的相位差来测量阻抗。 构成：PCB（1）的阻抗测量装置包括一个工作台（2），用于通过连接形成在PCB两侧的电路（3,5）产生和输入信号的两个插针夹具（7a，7b） 连接到用于发送信号的引脚夹具的传输电缆（9），连接到传输电缆的时域反射（TDR）（11），用于通过分析信号来测量阻抗;数据采集器和确定单元（13），用于 收集在TDR中产生的阻抗，以及通过将收集的阻抗与预定阻抗进行比较来确定劣势状态;以及显示单元（15），用于显示比较结果。

公开(公告)号：TWI598599B

公开(公告)日：2017-09-11

申请号：TW105105038

申请日：2016-02-19

Applicant: 啟碁科技股份有限公司 ,  WISTRON NEWEB CORP.

Inventor： 許政賢 ,  HSU, CHENG-HSIEN ,  江致遠 ,  CHIANG, CHIH-YUAN ,  陳政煌 ,  CHEN, CHENG-HUANG

IPC: G01R31/02 ,  G01R31/304 ,  H05K1/11

CPC classification number: H05K1/144 ,  G01R31/2812 ,  G01R31/2818 ,  H05K1/0268 ,  H05K1/11 ,  H05K2201/042 ,  H05K2201/0776

公开(公告)号：TW201347624A

公开(公告)日：2013-11-16

申请号：TW102103507

申请日：2013-01-30

Applicant: 凸版印刷股份有限公司 ,  TOPPAN PRINTING CO., LTD. ,  國立大學法人群馬大學 ,  NATIONAL UNIVERSITY CORPORATION GUNMA UNIVERSITY

Inventor： 土田徹勇起 ,  TSUCHIDA, TETSUYUKI ,  大久保利一 ,  OKUBO, TOSHIKAZU ,  莊司郁夫 ,  SHOHJI, IKUO ,  狩野貴宏 ,  KANO, TAKAHIRO

IPC: H05K1/09 ,  H05K1/11 ,  H05K3/18

CPC classification number: H05K1/09 ,  C23C18/1651 ,  C23C18/36 ,  C23C18/44 ,  C23C18/50 ,  H05K3/243 ,  H05K3/244 ,  H05K2201/032 ,  H05K2201/0776 ,  H05K2203/072

Abstract: 配線基板係具備：以Cu或Cu合金所構成之電極；及具有形成於前述電極上的無電鍍鎳層、與形成於前述無電鍍鎳層上的無電鍍金層之鍍敷皮膜。前述無電鍍鎳層係Ni、P、Bi、與S共析所形成，前述無電鍍鎳層中所含有的P的含量係5質量%以上小於10質量%，Bi的含量係1~1000質量ppm，S的含量係1~2000質量ppm，且S的含量對於Bi的含量之質量比(S/Bi)係比1.0大。

Abstract in simplified Chinese: 配线基板系具备：以Cu或Cu合金所构成之电极；及具有形成于前述电极上的无电镀镍层、与形成于前述无电镀镍层上的无电镀金层之镀敷皮膜。前述无电镀镍层系Ni、P、Bi、与S共析所形成，前述无电镀镍层中所含有的P的含量系5质量%以上小于10质量%，Bi的含量系1~1000质量ppm，S的含量系1~2000质量ppm，且S的含量对于Bi的含量之质量比(S/Bi)系比1.0大。