公开(公告)号：KR100573302B1

公开(公告)日：2006-04-24

申请号：KR1020040079881

申请日：2004-10-07

Applicant: 삼성전자주식회사

Inventor： 김재홍 ,  김희석 ,  전종근 ,  신화수

IPC: H01L23/12 ,  H01L23/48

CPC classification number: H01L25/105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/3511

Abstract: 본 발명은 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법에 관한 것이다. 본 발명의 패키지 스택은 적층되는 개별 패키지 사이의 전기적 연결 방식으로 기존의 솔더 볼 대신에 칩 범프 또는 이방성 접속 테이프와 와이어 본딩을 이용한다. 제1 패키지는 집적회로 칩의 활성면과 배선기판의 윗면이 칩 범프 또는 이방성 접속 테이프를 통하여 연결된다. 제2 패키지는 집적회로 칩의 뒷면이 배선기판의 윗면에 부착되고 본딩 와이어를 통하여 집적회로 칩의 활성면이 배선기판의 윗면에 전기적으로 연결된다. 제1 패키지는 제2 패키지 위쪽에 적층되고, 제2 패키지의 활성면은 칩 범프 또는 이방성 접속 테이프를 통하여 제1 패키지의 배선기판 밑면과 전기적으로 연결된다. 이러한 방식을 이용하여 개별 패키지 사이에 안정적이고 신뢰성 있는 상호 연결을 구현할 수 있다.
패키지 스택(package stack), 솔더 볼(solder ball), 와이어 본딩(wire bonding), 칩 범프(chip bump), 이방성 접속 테이프(anisotropic tape)

公开(公告)号：KR1020060024117A

公开(公告)日：2006-03-16

申请号：KR1020040072992

申请日：2004-09-13

Applicant: 삼성전자주식회사

Inventor： 김재홍 ,  김희석 ,  전종근 ,  신화수

IPC: H01L21/60

CPC classification number: H01L23/3128 ,  H01L21/4867 ,  H01L21/563 ,  H01L23/3114 ,  H01L23/49816 ,  H01L24/45 ,  H01L24/48 ,  H01L25/0657 ,  H01L2224/1134 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45015 ,  H01L2224/451 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2924/00011 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/01327 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K3/3484 ,  H05K3/4015 ,  H05K2201/0367 ,  H05K2201/10734 ,  H05K2203/043 ,  H05K2203/049 ,  H01L2224/13099 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/20752 ,  H01L2924/20755 ,  H01L2924/2075 ,  H01L2924/20754 ,  H01L2224/0401

Abstract: A method of forming solder balls may involve forming bumps through wire boding on land patterns of a circuit substrate. Solder cream may be applied to the bumps through screen printing. The solder cream may be melted via reflow to form solder balls in which the bumps are embedded.

公开(公告)号：KR1020060005054A

公开(公告)日：2006-01-17

申请号：KR1020040053887

申请日：2004-07-12

Applicant: 삼성전자주식회사

Inventor： 한만희 ,  김군우 ,  고준영 ,  김희석 ,  전종근 ,  신화수 ,  김재홍

IPC: H01L21/52

CPC classification number: H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/00014

Abstract: 본 발명은 웨이퍼가 놓여지는 진공 웨이퍼 척(chuck)과, 상기 웨이퍼 척 상부면에 부착된 익스펜딩 테이프(expanding tape), 및 반도체 다이를 흡착하는 콜렛(collet)과 콜렛의 일측에 고정된 트랜스퍼 헤드(transfer head)를 구비하는 반도체 다이 어태치 장치를 이용하여 워피지를 제거하기 위한 반도체 칩 패키지용 다이 어태치 방법으로서, 상기 익스펜딩 테이프 위에 실장된 웨이퍼 위에, 미리 절단된 강성도(stiffness)가 큰 박판과 접착층(adhesive layer)을 포함하는 개별 스페이서를 상기 웨이퍼에 압착하는 단계와, 상기 스페이서가 부착된 웨이퍼를 복수개의 다이로 분리(dicing)시키는 단계와, 상기 스페이서가 부착되어 워피지가 제거된 다이를 픽업(pick-up)하는 단계,및 상기 스페이서가 부착되어 워피지가 제거된 다이를 기판(substrate)위에 부착시키는 단계를 포함하� �� 것을 특징으로 한다. 이에 따르면, 개별 다이의 워피지를 보정하여 다이 어태치할 수 있으므로 디스펜싱 공정이 생략될 수 있어 생산성이 향상되고 박형 다이의 크랙 발생을 방지할 수 있다.
워피지, 다이 어태치, 스페이서, 웨이퍼, 디스펜싱

公开(公告)号：KR1020050094764A

公开(公告)日：2005-09-28

申请号：KR1020050003461

申请日：2005-01-13

Applicant: 삼성전자주식회사 ,  조지아 테크 리서치 코오포레이션

Inventor： 서승범 ,  김재홍 ,  맥래프린,스티븐 ,  하정석

IPC: H03M13/11

CPC classification number: H03M13/118

Abstract: 본 발명은 패리티 비트(Parity Bit)의 일부에 잘못된 비트를 인위적으로 설정하고 통신 시스템의 수신측에 구비되는 채널 복호화 장치를 이용하여 잘못된 비트를 정정하여 패리티 비트를 구함으로써 채널 부호화를 수행하는 채널 부호화 장치 및 방법에 관한 것이다.
이를 위하여, 본 발명에 따라, 전송될 메시지 비트열에 패리티 비트열을 부가하여 일정 길이의 부호 비트열로 부호화 하는 채널 부호화 장치는, 상기 메시지 비트열을 참조하여 상기 패리티 비트열의 일부를 일정 길이와 값을 갖는 부분 패리티 비트열로 설정하는 부분 패리티 설정부; 상기 패리티 비트열에서 상기 부분 패리티 비트열을 제외한 나머지 패리티 비트열을 임의의 오류 값을 가지는 비트열로 설정하는 이레이져 설정부; 및 상기 패리티 비트열을 결정하는데 이용되는 패리티 체크 행렬과 상기 메시지 비트열 및 상기 부분 패리티 비트열을 이용하여 상기 오류 값을 가지는 비트열을 정정함으로써 상기 패리티 비트열의 값을 구하고, 상기 메시지 비트열과 상기 패리티 비트열을 출력하는 복호화부를 구비하는 것을 특징으로 한다.

公开(公告)号：KR1020050009846A

公开(公告)日：2005-01-26

申请号：KR1020030049137

申请日：2003-07-18

Applicant: 삼성전자주식회사

Inventor： 고준영 ,  전병석 ,  김재홍

IPC: H01L23/48

CPC classification number: H01L23/3128 ,  H01L24/45 ,  H01L24/48 ,  H01L25/105 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/4824 ,  H01L2224/4826 ,  H01L2224/73215 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/07802 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/18165 ,  H01L2924/00 ,  H01L2224/05599

Abstract: PURPOSE: A stack semiconductor chip BGA(ball grid array) package is provided to embody high performance and be used in a light thin electronic device like a mobile instrument by reducing the whole thickness of a stack semiconductor chip BGA and by precisely controlling thickness of the stack semiconductor chip BGA. CONSTITUTION: An upper package and/or a lower package are/is prepared to include solder balls for interconnecting the upper and lower packages. After a semiconductor chip including the solder balls formed at the edge of the upper surface of a substrate is molded, a grinding process is performed to make the semiconductor chip thin and to expose a part of the solder balls. Solder balls are formed even on the lower surface of the substrate of the upper package to come in contact with the solder balls exposed to the lower package. A reflow process is performed on the stacked upper and lower packages to physically completely connect the upper and lower packages.

Abstract translation: 目的：提供堆叠半导体芯片BGA（球栅阵列）封装，以体现高性能，并通过减少堆叠半导体芯片BGA的整体厚度，并通过精确控制厚度的方式，将其用于轻型电子设备，如移动式仪器 堆叠半导体芯片BGA。 构成：上封装和/或下封装准备包括用于互连上封装和下封装的焊球。 在包含形成在基板的上表面的边缘处的焊球的半导体芯片被模制之后，进行研磨处理以使半导体芯片变薄并暴露一部分焊球。 焊接球甚至在上部封装的基板的下表面上形成，以暴露于下部封装的焊球接触。 在堆叠的上部和下部包装件上进行回流处理，以物理上完全连接上部和下部包装。

公开(公告)号：KR1020030047403A

公开(公告)日：2003-06-18

申请号：KR1020010077883

申请日：2001-12-10

Applicant: 삼성전자주식회사

Inventor： 김재홍 ,  김희석 ,  김상준

IPC: H01L23/12

CPC classification number: H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/4826 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: PURPOSE: A ball grid array type stacked package is provided to be capable of increasing the number of pins by arranging solder balls on the bottommost surface of the stacked package as an outer connection terminal. CONSTITUTION: Semiconductor chips(21,41) having a plurality of bonding pads(27a,47a) are mounted on substrates(25,45), respectively. At this time, the substrates include metal lines(27,28,47,48). Protruded leads(31,51) are attached to the metal lines(27,47) at the edge portions of the substrates. Bonding wires(33,53) are electrically connected between the semiconductor chips and the leads. The upper portions of the resultant structures are enclosed by molding parts(35,55). At this time, a plurality of unit semiconductor chip packages(20,40) are completely formed. Then, a ball grid array type stacked package(10) is formed by stacking one unit semiconductor chip package(20) on the other unit semiconductor chip package(40) by attaching between leads(31,51). A plurality of solder balls(57) are formed and attached on the rear surface of the substrate(45).

Abstract translation: 目的：提供一种球栅阵列型堆叠封装，能够通过将叠置在堆叠封装的最底面上的焊球布置为外连接端而增加引脚数。 构成：具有多个接合焊盘（27a，47a）的半导体芯片（21,41）分别安装在基板（25,45）上。 此时，基板包括金属线（27,28,47,48）。 突出的引线（31,51）在基板的边缘部分处附接到金属线（27,47）。 接合线（33,53）电连接在半导体芯片和引线之间。 所得结构的上部由模制部件（35,55）包围。 此时，多个单位半导体芯片封装（20,40）完全形成。 然后，通过在引线（31,51）之间连接，将一个单位半导体芯片封装（20）堆叠在另一单元半导体芯片封装（40）上，形成球栅阵列型堆叠封装（10）。 多个焊球（57）形成并附着在基板（45）的后表面上。

公开(公告)号：KR1020030035375A

公开(公告)日：2003-05-09

申请号：KR1020010067439

申请日：2001-10-31

Applicant: 삼성전자주식회사

Inventor： 김재홍 ,  김희석 ,  김상준

IPC: H01L23/34

CPC classification number: H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/8592 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00

Abstract: PURPOSE: A ball grid array package with a heat sink is provided to easily radiate high temperature heat generated during the operation of a semiconductor chip by installing the heat sink in the upper portion of a circuit board to which the semiconductor chip is attached. CONSTITUTION: The semiconductor chip(1) has an active surface in which a plurality of bonding pads(5) are formed. The opposite surface to the active surface of the semiconductor chip is attached to one surface of the circuit board(10) and a solder pad(13) is formed in the other surface of the circuit board such that the other surface of the circuit board is opposite to the one surface. A plurality of wires(3) electrically connect the bonding pad with the circuit board. The heat sink(50) is formed on the one surface of the circuit board to expose the semiconductor chip and the wire. A passivation unit(40) is formed on the one surface of the circuit board to include the bonding pad and the wire. A plurality of solder balls(20) are mounted on the solder pad of the circuit board.

Abstract translation: 目的：提供具有散热器的球栅阵列封装，以通过将散热器安装在与半导体芯片所附接的电路板的上部中来容易地辐射在半导体芯片的操作期间产生的高温热。 构成：半导体芯片（1）具有形成多个接合焊盘（5）的有源面。 与半导体芯片的有源表面相反的表面附接到电路板（10）的一个表面，并且在电路板的另一个表面中形成焊盘（13），使得电路板的另一个表面是 与一个表面相对。 多个导线（3）将接合焊盘与电路板电连接。 散热器（50）形成在电路板的一个表面上以暴露半导体芯片和导线。 钝化单元（40）形成在电路板的一个表面上，以包括接合焊盘和导线。 多个焊球（20）安装在电路板的焊盘上。

公开(公告)号：KR1020020036607A

公开(公告)日：2002-05-16

申请号：KR1020000066862

申请日：2000-11-10

Applicant: 삼성전자주식회사

Inventor： 김재홍 ,  공준진 ,  최성한

IPC: H03M13/37

CPC classification number: H03M13/3961 ,  H03M13/4107 ,  H03M13/4169

Abstract: PURPOSE: An apparatus for decoding data whose frame length is not known and control method thereof are provided to exactly decode data whose frame length is not known without reducing a decoding speed in order to efficiently use a memory. CONSTITUTION: A preliminary decoding section(310) decodes data according to a possible frame length and generates preliminary decoding data. A decoding data output section(330) selects and outputs data which are decoded from the preliminary decoding data from the preliminary decoding section(310) according to a frame length from data. A branch matrix calculator(311) compares the data with a reference level and calculates a branch matrix corresponding to one of five levels according to the comparison result. An ACS section(312) adds a branch matrix in a previous state to branch matrixes which are calculated in each state to obtain pass matrixes in a current state. A pass storage section(313) stores the pass matrixes obtained by the ACS section(312). A traceback data storage section(314) stores pass selecting data outputted from the ACS section(312). A traceback controller(315) controls a traceback operation of the traceback data storage section(314) according to a possible data frame length.

Abstract translation: 目的：一种用于对帧长度未知的数据进行解码的装置及其控制方法，以便在不降低解码速度的情况下精确地解码其帧长度不知道的数据，以有效地使用存储器。 构成：初步解码部（310）根据可能的帧长度对数据进行解码，生成初步的解码数据。 解码数据输出部（330）根据来自数据的帧长度从初步解码部（310）中选择并输出从初步解码数据中解码的数据。 分支矩阵计算器（311）将数据与参考电平进行比较，并根据比较结果计算与五个电平中的一个相对应的分支矩阵。 ACS部分（312）将先前状态中的分支矩阵添加到在每个状态下计算的分支矩阵，以获得当前状态的通过矩阵。 通过存储部（313）存储由ACS部（312）获得的通过矩阵。 回溯数据存储部（314）存储从ACS部（312）输出的通过选择数据。 回溯控制器（315）根据可能的数据帧长度来控制回溯数据存储部分（314）的回溯操作。

公开(公告)号：KR100321937B1

公开(公告)日：2002-05-13

申请号：KR1019980011711

申请日：1998-04-02

Applicant: 삼성전자주식회사

Inventor： 김재홍 ,  최장진

IPC: H04N11/04

Abstract: PURPOSE: A frequency offset correcting system in orthogonal frequency division multiplex is provided to reduce frequency offset estimation time and complexity of calculation to correct the frequency offset, thereby improving the performance of an orthogonal frequency division multiplex transmission system. CONSTITUTION: A frequency offset correcting system in orthogonal frequency division multiplex includes an analog/digital converter(100), an FFT unit(300), a frequency offset estimator(400), a frequency offset corrector(200), and an equalizer(500). The analog/digital converter converts received analog data that is transformed into time domain through IFFT into digital data. The FFT unit transforms the digital data into frequency domain. The frequency offset estimator estimates frequency offset of the received data, caused by a difference between characteristics of tuners of transmitting and receiving terminals, and outputs the maximum value among estimated values to the frequency offset corrector. The frequency offset corrector corrects the frequency offset according to the value output from the frequency offset estimator. The equalizer compensates for the quantity of attenuation of the received data.

公开(公告)号：KR100313860B1

公开(公告)日：2001-12-12

申请号：KR1019980030939

申请日：1998-07-30

Applicant: 삼성전자주식회사

Inventor： 김재홍 ,  최장진

IPC: H04L27/00 ,  H04L27/16

Abstract: 본 발명은 OFDM 전송 방식에서 미세 주파수 복원 장치 및 그 방법에 관한 것이며, 본 발명은 고속 프리에 변환된 OFDM 수신 신호로부터 파일롯 신호를 추출하여 한 심볼 동안의 파일롯 신호를 가산하는 과정, 홀수번째 심볼에 해당하는 파일롯 신호 가산 값의 공액 복소수와 짝수번째 심볼에 해당하는 파일롯 신호 가산 값을 곱하는 과정, 곱한 값으로 심볼간의 위상오류 추정값을 추출하여 상기 주파수 오류를 정정하는 과정을 포함한다. 본 발명에 의하면 계산의 복잡도를 줄이고 추가적인 메모리가 필요없는 이점이 있다.