-
公开(公告)号：KR100243100B1
公开(公告)日：2000-02-01
申请号：KR1019970038477
申请日：1997-08-12
Applicant: 한국전자통신연구원
IPC: G06F15/16
CPC classification number: G06F9/3826 , G06F9/30116 , G06F9/30123 , G06F9/3017 , G06F9/3824 , G06F9/3836 , G06F9/3838 , G06F9/3863 , G06F9/3877 , G06F12/0888 , G06F15/7864
Abstract: 본 발명은 다수의 주프로세서 및 보조 프로세서를 갖는 프로세서의 구조 및 보조 프로세서 공유 방법에 관한 것으로, 보조 프로세서 명령 수행시 예외 상황이 발생한 경우에는 대피 레지스터 화일을 이용하여 주프로세서가 보조 프로세서 명령을 입력할 때 레지스터 화일 상태를 보존하고 이후에 보조 프로세서로부터 예외 상황 발생 통보가 오면 보존된 상태로 되돌리는 방법을 사용하였다. 또한 상대적으로 작고 주프로세서가 빈번하게 사용되는 일차 캐시 사용에 따라 캐시 효율이 저하되는 문제점을 해결하기 위하여 일차 캐시 바이패스 기능을 제안하고, 주프로세서가 보조 프로세서로 명령어를 전송할 경우 수행 속도가 저하되는 문제점을 해결하기 위하여 별도의 레지스터 화일을 제공하여 프로세서의 병렬성을 높이고 효율성을 향상시킬 수 있는 다수의 주프로세서 및 보조 프로세서를 갖는 프로세서의 구조 및 보조 프로세서 공유 방법이 제시된다.
-
公开(公告)号：KR1019990047097A
公开(公告)日：1999-07-05
申请号：KR1019970065333
申请日：1997-12-02
Applicant: 한국전자통신연구원
IPC: G06F15/167
Abstract: 본 발명은 입출력 성능을 향상시키기 위해 입출력 처리 노드에서 구동되는 고속 병렬 컴퓨터의 디스크 캐쉬 관리 방법에 관한 것이다.
본 발명인 마이크로 커널 기반의 운영체제(MISIX)는 기능적으로 서버화된 여러 종류의 관리자들이 상호 메시지 통신 방식으로 정합 한다. 사용자 파일을 관리하는 파일 관리자는 디스크 캐쉬 관리자에게 입출력 요청을 위한 메시지를 발행한다. 디스크 캐쉬 관리자는 캐슁 단위로서 라인과 블록으로 구성된 2 단계 캐쉬 관리 방법을 가진다. 라인은 물리적 장치로부터 입출력 수행시 가장 효과적인 단위로 구성되며, 블록은 운영체제 버퍼 캐쉬의 입출력 기본 단위로서 제공한다.
따라서 본 발명은 인접한 블록들을 디스크 캐쉬에 선반입하여 캐쉬 적중률을 높여주고, 캐쉬 실패에 따른 물리적 입출력에 따른 비용을 최소화하므로서 전체적인 성능을 향상하는 고속 병렬 컴퓨터의 디스크 캐쉬 관리 방법을 제시한다.-
公开(公告)号：KR100205055B1
公开(公告)日：1999-06-15
申请号：KR1019960041618
申请日：1996-09-23
Applicant: 한국전자통신연구원
IPC: G06F13/14
Abstract: 본 발명은 메시지 전달 방식의 병렬 컴퓨터 시스템에서 상호 연결망을 통하여 노드간 긴급메시지 전송을 수행하기 위해 송신 연결망 인터페이스에서의 긴급메시지 송신 제어방법에 관한 것으로서, 긴급메시지 송신 제어부는 프로세서로부터 전송 의뢰된 긴급메시지를 출력 포트를 통해 송신하는 일련의 송신 과정을 제어하고, 지역버스 제어부와 긴급메시지 버퍼 및 출력포트 제어부에 연결되어 있으며, 긴급 메시지 송신 제어를 위해 긴급메시지 제어 레지스터와 긴급메시지 전송정보 레지스터를 가지고 있다.
상기의 긴급메시지 제어 레지스터(ECR)는 긴급메시지 송신을 제어하는 8비트 레지스터로서, 긴급메시지 송신을 위한 제어정보를 포함하며, 긴급메시지 전송정보 레지스터(ETIR)는 송신하고자 하는 긴급메시지의 맨앞 4 바이트를 긴급메시지 버퍼로부터 읽어와 필요한 부분만을 저장하고 있는 32비트 레지스터로서, 긴급메시지 전송정보를 포함하고, 긴급메시지 송신 제어부는 초기화 상태가 되고 난 후, 긴급 메시지 제어 레지스터(ECR)를 검사하여 긴급메시지 버퍼에 전송할 긴급메시지가 있는지를 확인하고, 전송할 긴급메시지가 있으면 긴급 메시지 버퍼로부터 긴급메시지 전송을 읽어와 긴급메시지 전송정보 레지스터에 저장하고 긴급메시지 송신을 개시하며, 출력포트 제어기를 통하여 긴급메시지 전송이 완료되면, 긴급메시지 송신 제어부는 긴급메� �지 제어 레지스터의 제어정보를 수정한 후 새로운 긴급메시지 송신요구를 기다린다.-
公开(公告)号：KR1019990038688A
公开(公告)日：1999-06-05
申请号：KR1019970058516
申请日：1997-11-06
Applicant: 한국전자통신연구원
IPC: H03M1/66
Abstract: 본 발명은 통신 시스템의 하드웨어적인 방법으로 구현하는 정보의 디코딩 방법에 관한 것으로, 특히 PN 코드의 특성을 이용하여 채널을 이중화한 신호의 디코딩 방법에 관한 것이다.
이 분야에서의 종래의 기술은 표를 참조함으로써 정보를 디코딩하거나, PN 시퀀스의 타임 오프셋을 구하여 PN 코드의 쉬프트된 값으로 정보를 디코딩하는 것이다. 그러나 이러한 방법들은 소프트웨어의 프로그램에 의해 구현되거나 딜레이를 사용함으로써 구현되게 되는데, 프로그램에 의한 구현은 하드웨어에 의한 구현보다 속도면에서 불리하고, 딜레이를 사용하는 방법은 딜레이 자체를 구현하는 것이 어려운 문제점이 있다.
따라서, 전송하고자 하는 입력 소스를 PN 코드로 인코딩하여 전송함으로써 한 개의 채널로 두 가지의 정보를 전송할 수 있도록 채널을 이중화하고, 오류를 처리하는 패리티 기능을 부가하며, 암호화 할 수 있는 하드웨어적으로 구현한 새로운 디코딩 방법을 제시한다.-
公开(公告)号：KR1019990026224A
公开(公告)日：1999-04-15
申请号：KR1019970048276
申请日：1997-09-23
Applicant: 한국전자통신연구원
IPC: G06F15/16
Abstract: 본 발명은 병렬 컴퓨터에서 수행되는 병렬 프로그램에 있어서 성능의 평가 및 개선을 위해 요구되는 성능 데이터의 추출 방법에 관한 것이다.
병렬 프로그램의 실행시간 정보를 사건(Event)으로 정의하는 과정과 병렬 프로그램의 실행시간에 사건정보를 수집하여 사건추적화일에 저장하는 과정을 통해 성능 데이터가 생성된다. 사용자는 사건포획 라이브러리(Event Capture Library)에서 제공되는 인터페이스 함수들을 단지 병렬프로그램의 적정 부분에 삽입함으로서 사건 레코드가 사건추적화일에 기록된다. 사건포획 라이브러리는 이식성이 없는 시스템 종속적인 내부함수층(시스템 종속층), 이식성 있는 내부함수층(기본층) 및 사용자가 직접 호출할 수 있는 외부함수층(인터페이스층)의 3개 층으로 구성된다. 사건 레코드들이 포함하는 성능 데이터는 기 개발된 성능감시기의 분석기 및 가시화기를 통하여 사용자에게 병렬 프로그램의 성능 분석 정보를 제공하므로서 그 프로그램에 대한 병렬성 확인과 내부 구조의 이해 및 개선에 필요한 정보를 제공하고, 성능 측면의 오류를 디버깅하며, 성능을 분석할 수 있도록 한다.-
Patent Agency Ranking
公开(公告)号：KR100169248B1
公开(公告)日：1999-02-01
申请号：KR1019960029904
申请日：1996-07-24
Applicant: 한국전자통신연구원
IPC: H04L12/56
CPC classification number: H04L49/901 , H04L47/50 , H04L49/90
Abstract: 본 발명은 메시지 전달 방식의 병렬 컴퓨터 시스넴의 구조적 특성을 최대한 반영하여 효율적인 메시지 전송을 지원하고 메시지 전송 속도를 극대화할 수 있는 전용의 하드웨어를 구성하여 메시지 송신을 위한 소프트웨어 및 하드웨어의 부담을 최소화할 수 있고 메시지의 특성에 따라 메시지 전송 방식을 선택할 수 있는 유연성과 높은 확장성을 제공하는 패킷 상호 연결망에서의 메시지 송신 장치 및 메시지 송신 제어 방법이 개시된다.
-
公开(公告)号：KR100150069B1
公开(公告)日：1998-10-15
申请号：KR1019950039676
申请日：1995-11-03
Applicant: 한국전자통신연구원
IPC: G06F15/16
Abstract: 본 발명은 멀티프로세서 시스템에서의 잠금 보장 및 캐쉬 일치성 보장장치에 관한 것으로서, 그 특징은 멀티프로세서 시스템에서의 잠금 보장 및 캐쉬 일치성 보장장치에 있어서, 버스 클럭에 따라 자신이 현재 버스 상에 수행중인 잠금 어드레스를 버스로부터 저장하였다가 출력하는 제 1 내지 제 2 래치수단과, 상기 제 1 래치수단의 출력값과 현재 버스 상에 수행중인 상기 잠금 어드레스 값을 입력받아 이들을 비교하여 같은지 아닌지를 나타내는 제 1 래치 정합신호를 출력하는 제 1 래치 비교수단과, 상기 제 2 래치수단의 출력 값과 현재 버스 상에 수행중인 상기 잠금 어드레스 값을 입력받아 이들을 비교하여 같은지 아닌지를 나타내는 제 2 래치 정합신호를 출력하는 제 2 래치 비교수단과, 버스 상에 진행중인 사이클을 요청한 프로세서 모듈의 식� �자인 소스 식별자와 자신의 고유 식별자인 자기 식별자를 비교하여 같은지 다른지를 나타내는 식별자 정합신호를 출력하는 식별자 비교 수단과, 버스 상에 진행 중인 사이클의 타입이 잠금 관련 타입인지 아닌지의 여부를 검사하여 캐쉬 관련 사이클임을 나타내는 전송형태 캐쉬신호와잠금 읽기 관련 사이클임을 나타내는 인터로크 읽기 신호와 잠금 쓰기 관련 사이클임을 나타내는 인터로크 쓰기 신호를 출력하는 전송형태 비교수단과, 상기 식별자 정합신호와 상기 인터로크 읽기 신호와 상기 인터로크 쓰기 신호와 메모리 모듈의 상태를 나타내는 메모리 응답신호와 프로세서 모듈의 상태를 나타내어 스누핑의 성공여부를 나타내는 프로세서 스누프 비응답신호와 버스 상에서 진행 중인 자신의 사이클이 성공적으로 끝났음을 나타내는 버스 허가신 호와 버스 상에서 진행이 성공적으로 끝나지 못하고 사이클이 취소됨을 나타내는 중단신호와 상기 버스클럭을 입력받아 제 1 요청신호와 제 2 요청신호를 출력하는 제어 수단과, 상기 제 1 요청신호와 상기 버스 클럭을 입력받아 현재 잠금 사이클이 진행중임을 나타내는 제 1 잠금 진생신호를 출력하는 제 1 잠금 통보수단과, 상기 제 2 요청신호와 상기 버스 클럭을 입력받아 현재 잠금 관련 사이클이 진행중임을 나타내는 제 2 잠금 진행신호를 출력하는 제 2 잠금 통보수단 및 상기 제 1 잠금 진행신호와 상기 제 2 잠금 진행신호와 상기 제 1 래치 정합신호와 상기 제 2 래치 정합신호와 상기 전송형태 캐쉬신호를 입력받아 스누핑 허용을 금지하는 프로세서 스누프 비응답신호 출력하는 프로세서 스누프 비응답신호 발생수단을 포함하는 데에 있으므로, � � 효과는 상태 천이도를 이용하여 논리회로를 구성하여 논리회로가 매우 단순하다는 데에 있다.
-
公开(公告)号：KR100150068B1
公开(公告)日：1998-10-15
申请号：KR1019950024212
申请日：1995-08-05
Applicant: 한국전자통신연구원
Abstract: 본 발명은 펜디드 프로토콜 버스(Pended Protocol Bus) 상에서 캐쉬 블록 데이터를 전송할 때 발생할 수 있는 전송 에러를 극복하기 위한 전송을 다시 시도할 수 있는 데이터 큐 모듈(data queue module) 및 그 제어 방법에 관한 것으로서, 그 특징은, 데이터를 잠깐 저장해 두고 그 데이터의 입출력을 제어하는 캐쉬저장제어수단과 프로세서를 구비하고 있는 멀티프로세서 시스템에서의 데이터 큐 모듈에 있어서, 소정 크기의 저장 용량을 가지는 큐를 형성하며, 데이터 버스와 캐쉬저장수단이 사이에서 잠시 데이터를 보관하다가 명려에 따라 전송하거나 전송 받는 데이터 큐 저장수단과, 에러검사정보를 생성하여 사기 데이터 버스를 통하여 전송될 데이터에 상기 에러검사정보를 부가하거나 전송된 에러검사정보를 검사하는 데이터 에러처리수단 및 상기 프로세� �의 요구에 따라 상기 데이터 큐 저장수단가 상기 캐쉬저장수단가 상기 데이터에러처리수단의 동작을 제어하여 전송에러를 극복하게 하는 데이터전송제어수단을 포함하는데에 있고, 그 다른 특징은, 캐쉬 저장수단가 데이터 큐와 데이터 버스 인터페이스를 구비한 멀티프로세서 시스템의 데이터 큐 제어수단의 제어 방법에 있어서, 상기 데이터 큐 제어수단을 초기화하는 제1과정과, 상기 데이터 큐 제어수단이 프로세서로부터 데이터 전송 요청을 받아 상기 요청에 따라 데이터를 읽거나 쓰는 제2과정과, 상기 데이터 큐 제어수단이 데이터의 전송을 프로세서에 요청하여 데이터를 읽거나 쓰는 제3과정 및 상기 제2과정으로 진행하는 제4과정을 포함하여 전소에러를 극복하게 하는 데에 있으며, 그 효과는 캐쉬 메모리에 되쓰기 위하여 버퍼가 메모리의 소자 속에 포함되어 있지 않고 데이터 큐 모듈 속에 포함되어 있어서 다시 시도할 경우에도 이 블록 데이터를 다시 사용할 수 있다는 데에 있다.
-
公开(公告)号：KR1019980022445A
公开(公告)日：1998-07-06
申请号：KR1019960041618
申请日：1996-09-23
Applicant: 한국전자통신연구원
IPC: G06F13/14
Abstract: 본 발명은 메시지 전달 방식의 병렬 컴퓨터 시스템에서 상호 연결망을 통하여 노드간 긴급 메시지 전송을 수행하기 위해 송신 연결망 인터페이스에서의 긴급 메시지 송신 제어 방법에 관한 것으로서, 긴급 메시지 송신 제어부는 프로세서로 부터 전송 의뢰된 긴급 메시지를 출력 포트를 통해 송신하는 일련의 송신 과정을 제어하고, 지역 버스 제어부와 긴급 메시지 버퍼 및 출력 포트 제어부에 연결되어 있으며, 긴급 메시지 송신 제어를 위해 긴급 메시지 제어 레지스터와 긴급 메시지 전송 정보 제지스터를 가지고 있다.
상기의 긴급 메시지 제어 레지스터(ECR)는 긴급 메시지 송신을 제어하는 8비트 레지스터로서, 긴급 메시지 송신을 위한 제어 정보를 포함하며, 긴급 메시지 전송 정보 레지스터(ETIR)는 송신하고자 하는 긴급 메시지의 맨앞 4바이트를 긴급 메시지 버퍼로부터 읽어와 필요한 부분만을 저장하고 있는 32비트 레지스터로서, 긴급 메시지 전송 정보를 포함하고, 긴급 메시지 송신 제어부는 초기화 상태가 되고 난 후, 긴급 메시지 제어 레지스(ECR)를 검사하여 긴급 메시지 버퍼에 전송할 긴급 메시지가 있는지를 확인하고, 전송할 긴급 메시지가 있으면 긴급 메시지 버퍼로부터 긴급 메시지 전송을 읽어와 긴급 메시지 전송 정보 레지스터에 저장하고 긴급 메시지 송신을 개시하며, 출력 포트 제어기를 통하여 긴급 메시지 전송이 완료되면, 긴급 메시지 송신 제어� ��는 긴급 메시지 제어 레지스터의 제어 정보를 수정한 후 새로운 긴급 메시지 송신 요구를 기다린다.-
公开(公告)号：KR1019970049712A
公开(公告)日：1997-07-29
申请号：KR1019950047847
申请日：1995-12-08
Applicant: 한국전자통신연구원
IPC: G06F15/16
Abstract: 본 발명은 다중 프로세서 시스템을 위한 논블록킹 결함허용 감마연결망에 관한 것으로서, 본 발명은 다중 프로세서 시스템내의 처리기들을 연결하는 다단계 상호연결망에 있어서, N개의 근원지 노드 각각에 연결되어 입력되는 데이터를 전송하는 N개의 이중 링크와, N개의 이중링크에서 전송된 데이터를 입출력하는 N개의 2×3 스위치소자로 구성된 첫번째 단(Stage 0)과, 첫번째 단(Stage 0)에서 출력된 데이터를 출력하는 N개의 3×4 스위치소자로 구성된 두번째 단(Stage 1)과, 두번째 단(Stage 1)에서 출력된 데이터를 세번째 단(Stage 2)에서 받아 마지막 전단(Stage n-1)까지 출력하기 위해 (n-2)×N개의 4×4 스위치소자로 구성된 마지막 전단(Stage n-1)과, 마지막 전단(Stage n-1)에서 출력된 데이터를 받아 출력하는 N개의 4×2 스위치소자로 구성된 마지막 단(Stage n)과, 마지막 단(Stage n)에서 출력된 데이터를 받아 출력하는 N개의 목적지 노드에 연결된 N개의 이중링크로 구성되어 다단계 상호연결망에서 다수의 근원지와 다수의 목적지 사이의 모든 경로를 동시에 설정하고, 큰 규모의 시스템 구성시 적은 비용으로 설계하여 상호연결망 내의 단일 스위치 결함이나 단일 링크결함을 허용할 수가 있는 것이다.
-
-
-
-
-
-
-
-
-
Search Results
174
records
(took 0.027 seconds)
