-
公开(公告)号：KR100322473B1
公开(公告)日：2002-02-07
申请号：KR1019990051589
申请日：1999-11-19
Applicant: 한국전자통신연구원
IPC: H04L27/20
CPC classification number: H04L27/2071
Abstract: 본발명은단일필터구조에서 4개의 1 비트입력 1:4 인터폴레이션 FIR 필터연산을동시에처리하는 FIR 필터 2개를사용하여 4 채널용멀티비트입력에프아이알필터를구현한 QPSK 변조장치에관한것이다. 이러한 4 채널용멀티비트입력에프아이알필터를이용한직각위상천이키잉변조장치는, 4 채널로부터각각입력되는 1 비트데이터들을분기하여의사잡음확산시켜서 8개의 1비트데이터를생성하는의사잡음확산수단과, 상기 8개의 1비트데이터를입력받아펄스성형을위한필터링을수행하는 FIR 필터링수단과, 상기 FIR 필터링수단에서필터링된출력들에각 채널별이득을곱하여 n비트의데이터를출력하는승산수단과, 상기승산수단에서출력되는 n비트데이터를직교위상천이키잉변조하여 I채널신호와 Q채널신호를출력하는가산수단을포함한것을특징으로한다.
-
公开(公告)号：KR1020010076607A
公开(公告)日：2001-08-16
申请号：KR1020000003858
申请日：2000-01-27
Applicant: 한국전자통신연구원
IPC: H04B1/7083 , H04B1/7093
CPC classification number: H04B1/7093 , H04B1/7077 , H04B1/7083
Abstract: PURPOSE: A method and an apparatus for acquiring a three phases of synchronization for an asynchronous IMT 2000 using a sub correlator are provided to reduce power consumption and lower the complexity of hardware by constructing a matched filter with an adder tree and an integrator. CONSTITUTION: A signal aligner(6) aligns inputted transmission signal in early signal and late signal. A code generator(9) generates spread codes needed for three phases. Early and late matched filters(10,11) obtain correlation values by using the generated spread coded. A squaring and adding device(13) obtains and adds complex energy from the correlation values. A correlation energy comparator(14) compares a correlation energy between transmission signal and spread codes and a threshold energy. A sorter(15) extracts and sorts a certain number of correlation energy. Synchronous point buffers(16,17) store the correlation energy from the sorter(15) and location index. Searcher buffers(18,19) store correlation energy for multi paths and location index, and transfers locations to a rake receiver. A searcher controller(23) controls an SSCH(Secondary Synchronization Channel) buffer(20) and all blocks.
Abstract translation: 目的：提供一种用于使用子相关器来获取用于异步IMT2000的三相同步的方法和装置，以通过用加法器树和积分器构造匹配滤波器来降低功耗并降低硬件的复杂度。 构成：信号对准器（6）将早期信号和后期信号中的输入传输信号对准。 代码生成器（9）生成三个阶段所需的扩展代码。 早和晚匹配滤波器（10,11）通过使用生成的扩展编码获得相关值。 平方和添加装置（13）从相关值获得并添加复数能量。 相关能量比较器（14）比较传输信号和扩展码之间的相关能量和阈值能量。 分拣机（15）提取并分类一定数量的相关能量。 同步点缓冲器（16,17）存储来自分拣机（15）和位置索引的相关能量。 搜索缓冲器（18,19）存储多路径和位置索引的相关能量，并将位置传送到耙式接收器。 搜索器控制器（23）控制SSCH（辅助同步信道）缓冲器（20）和所有块。
-
公开(公告)号：KR1020010045766A
公开(公告)日：2001-06-05
申请号：KR1019990049203
申请日：1999-11-08
Applicant: 한국전자통신연구원
IPC: G06F17/50
CPC classification number: H04N19/533 , G06T7/238 , G06T2200/28 , H04N19/43
Abstract: PURPOSE: An apparatus for estimating a motion is provided to reduce power consumption by embodying a control circuit with a state transition rate without a delay circuit added to a processing element, by maintaining a regular stream of data, and by simply embodying hardware. CONSTITUTION: A previous video value storage(701) stores a previous video value. A present video value storage(702) stores a present video value. A measuring unit(703) is a processing element block for calculating an absolute difference between the previous video value and the present video value. A step determination comparison unit(704) judges the minimum value of each processing element. A control unit(705) maintains a control current according to the judgment.
Abstract translation: 目的：提供一种用于估计运动的装置，通过实现具有状态转换速率的控制电路，通过维持常规的数据流，并且简单地体现硬件，将没有添加到处理元件的延迟电路，来降低功耗。 构成：先前的视频值存储（701）存储先前的视频值。 当前视频值存储（702）存储当前视频值。 测量单元（703）是用于计算先前视频值和当前视频值之间的绝对差的处理元件块。 步骤确定比较单元（704）判断每个处理单元的最小值。 控制单元（705）根据判断维持控制电流。
-
公开(公告)号：KR1020000014911A
公开(公告)日：2000-03-15
申请号：KR1019980034556
申请日：1998-08-26
Applicant: 한국전자통신연구원
IPC: H03M13/23
CPC classification number: H03M7/46
Abstract: PURPOSE: An error detecting device of stream length decoding system is provided to improve the signal processing speed prominently. CONSTITUTION: The device comprises: a signal processing part(210) for transferring a run, level and block end signal and decoding a compressed video signal; a register(221-224) for temporarily storing the run signal output and the block end signal from the signal processing part; a first and a second selection signal generating part(230, 250) for generating a first and second selection signal from the block end signal transferred through the register; a first and a second selecting part(240, 260) for selectively outputting either the run signal or the ground signal transferred from the register depending on the first and second selection signal; a reference value generating part(270) for generating a reference value from the output signal of the first selecting part; an accumulator(280) for adding an output signal of the second selecting part to an output signal of a register(291); and an error detecting part(292) for comparing the reference value and the output signal of the register(291) and detecting an error of the video data decoded by the signal processing part.
Abstract translation: 目的：提供流长度解码系统的误差检测装置，显着提高信号处理速度。 构成：该装置包括：信号处理部（210），用于传送运行，电平和块结束信号并对压缩视频信号进行解码; 用于临时存储来自信号处理部分的运行信号输出和块结束信号的寄存器（221-224）; 第一和第二选择信号产生部分，用于从通过寄存器传送的块结束信号产生第一和第二选择信号; 第一和第二选择部分（240,260），用于根据第一和第二选择信号选择性地输出从寄存器传送的运行信号或接地信号; 基准值生成部（270），用于从第一选择部的输出信号生成基准值; 累加器（280），用于将所述第二选择部分的输出信号加到寄存器（291）的输出信号上; 以及用于比较寄存器（291）的参考值和输出信号并检测由信号处理部分解码的视频数据的误差的差错检测部分（292）。
-
公开(公告)号：KR1019950021409A
公开(公告)日：1995-07-26
申请号：KR1019930029994
申请日：1993-12-27
Applicant: 한국전자통신연구원
Inventor： 조한진
IPC: H01L21/82
Abstract: 여기서는 사용자의 필요에 따라 프로그램이 가능한 배선구조가 개시된다.
많은 종류의 전기적 부품(component)들이나 소자(element)들 즉, 모듈들이 본 발명의 배선구조에 의해 달리 연결될 수 있다.
배열(array)구조로 나열된 여러개의 논리모듈들이 배선구조를 이용해 연결됨으로써 사용자가 요구하느 다양한 논리를 구현할 수 있다.
배열(array)안에는 구현하고자하는 논리기능에 따라 논리모듈들을 전기적으로 연ㄴ결하기 위한 수직배선 자원과 수평배선 자원들이 존재한다.
배선자원간의 연결은 프로그래밍 소자에 의해 이루어지는데, 이 프로그래밍소자는 평상시 전기적으로 끊어져 있다가 충분한 전압이 양단ㅇ에 인가되면 작ㅇ은 저항 값을 가지게 되므로 배선자원들을 이어준다.
수직배선자원과 수평배선 자원은 적당한 길이를 갖는 수직 배선 선분과 수평배선 선분으로 이루어지는데, 가 배선선분의 양단에는 프로그래밍 소자가 또한 수직배선 선분과 수평배선 선분의 만나는 지점마장에는 ㅍ프로그래밍 소자가 각각 위치한다.
그래서 각 배선선분들은 프로그래밍 소자들에 의해 긴 선분으로 만들어져 사용될 수 있고, 그대로 독립적으로 배선에 쓰일 수도 있다.
프로그램 소자를 프로그램하기 위한 프로그램회로는 배열의 의부와 논리모듈 안에 나누어 존재하며, 배선연결에 대한 정보를 입력받아 배선과 배선들의 연결을 프로그래할 수 있을 뿐만아니라, 배선들의 신호상태를 점검(probing)하는데도 사용할 수도 있다.-
Patent Agency Ranking
公开(公告)号：KR101378298B1
公开(公告)日：2014-03-27
申请号：KR1020100057034
申请日：2010-06-16
Applicant: 한국전자통신연구원
Abstract: 본 발명은 배선 메모리 장치 및 이를 이용한 라우터 시스템에 관한 것으로서, 특히 본 발명의 배선 메모리 장치는 제1 외부 장치 및 저장부 중 하나를 선택하여 데이터를 입력받는 선택부, 상기 선택부로부터 수신한 입력 데이터를 저장하는 레지스터, 상기 레지스터에서 수신한 데이터를 저장하는 상기 저장부 및 상기 레지스터 및 제2 외부 장치와 데이터 송수신을 제어하는 I/O부를 포함한다.
-
公开(公告)号：KR101107320B1
公开(公告)日：2012-01-20
申请号：KR1020090021523
申请日：2009-03-13
Applicant: 한국전자통신연구원
IPC: H04N19/90
Abstract: 본 발명은, 입력되는 영상신호를 인트라(intra) 프레임 및 와이너-지브(Wyner - Ziv)프레임으로 분리하는 스플리터(splitter)와, 상기 스플리터에서 분리된 인트라 프레임을 인코딩하는 인트라 인코더와, 상기 스플리터에서 분리된 와이너-지브 프레임을 인코딩하여, 상기 와이너-지브 프레임에 대한 디코딩시 발생되는 오차를 검출하기 위한 패리티 비트를 출력하는 와이너-지브 인코더, 및 상기 스플리터에 연결되어, 상기 와이너-지브 인코더로 입력되는 와이너-지브 프레임의 비트에러율을 추정하는 비트에러율 추정기를 포함하며, 상기 와이너-지브 인코더는, 상기 비트 에러율 추정기로부터 추정된 비트에러율에 따라 출력되는 패리티 비트를 조절하는 것을 특징으로 하는 분산 영상 코딩 장치를 제공할 수 있다.
분산 영상 코딩(Distributed video coding), 비트에러율(Bit error ratio)-
公开(公告)号：KR1020100067577A
公开(公告)日：2010-06-21
申请号：KR1020090022974
申请日：2009-03-18
Applicant: 한국전자통신연구원
CPC classification number: H04N19/40 , H04N19/159 , H04N19/395 , H04N19/625
Abstract: PURPOSE: A transcoder for changing a signal which is a DVC into a second image compression standard is provided to perform efficient transcoding by utilizing the data acquired in data obtaining in a process of being restored to the former state data compacted to DVC. CONSTITUTION: A movement data extractor(210) changes extracted motion data into motion data used in the second image compression standard. A preprocessing data converter(220) changes pre-processed data into a prediction frame type used in the second image compression standard. An intra data converter(230) changes an encoded intra frame into the intra frame type used in the second image compression standard.
Abstract translation: 目的：提供一种用于将作为DVC的信号变换为第二图像压缩标准的代码转换器，通过利用在恢复到压缩为DVC的前一状态数据的处理中获得的数据中获取的数据来执行有效的代码转换。 构成：移动数据提取器（210）将提取的运动数据改变为在第二图像压缩标准中使用的运动数据。 预处理数据转换器（220）将预处理数据改变为在第二图像压缩标准中使用的预测帧类型。 内部数据转换器（230）将经编码的帧内帧改变为在第二图像压缩标准中使用的帧内帧类型。
-
公开(公告)号：KR100932916B1
公开(公告)日：2009-12-21
申请号：KR1020070128226
申请日：2007-12-11
Applicant: 한국전자통신연구원
IPC: H04L12/775 , H04L12/937
Abstract: 본 발명은 패킷 블록킹 회피를 위한 온 칩 네트워크 및 전송 방법에 관한 것으로, 온칩 네트워크(On Chip Network)의 내부를 구성하는 스위치에서 입력 패킷간의 동일한 출력 포트를 요구하는 경우에 발생하는 블록킹을 회피하기 위한 온 칩 네트워크 구조 및 전송 방법에 관한 것이다.
본 발명에서는 온칩 네트워크 내부의 전송 효율 저하시키는 블록킹 문제를 최소화하기 위해 연속적으로 전송되는 패킷 값의 유사성을 이용하여 차분부호화(Differential coding)를 시도하고 그 값으로 패킷 내부의 데이터를 구성한다.
차분 부호화로 만들어진 패킷들이 온칩 네트워크의 스위치에서 동일한 출력 포트를 요구하는 경우에 패킷 내부의 데이터 및 어드레스 필드를 복수로 나누어 복수의 패킷을 하나의 패킷으로 합하는 과정을 거쳐 블록킹 상태의 패킷 없이 패킷들을 전송할 수 있게 된다.
본 발명에 스위치 구조를 이용하여 온칩 네트워크를 구성할 경우 연속적으로 전송되는 패킷간의 유사성이 높은 응용사례인 멀티미디어 하드웨어 반도체 구조에 적용할 경우 블록킹을 최소화하기 위한 입력 버퍼 크기를 증가시키는 것 이외에 전송효율을 높이는 또 다른 방법으로 사용 될 수 있다.
온칩 네트워크(On Chip Network), 패킷(Packet), 스위치(Switch), 차분부호화(Differential Coding)Abstract translation: 提供了一种避免分组阻塞的芯片上网络及其发送方法，以通过差分编码减少分组内数据字段中包含的有意义数据量，从而在交换机内部的输入端口碰撞时通过一个分组重建数据 发生。 网络接口（210）将输入的IP（互联网协议）数据转换成分组数据。 网络接口基于分组数据帧之间的地址值或IP数据值的差异产生差分编码分组数据以生成差分编码分组数据。 开关（230）将包括相同输出端口地址的多个差分编码分组数据与一个分组数据组合，并发送分组数据。
-
公开(公告)号：KR100919887B1
公开(公告)日：2009-09-30
申请号：KR1020070102232
申请日：2007-10-10
Applicant: 한국전자통신연구원
IPC: H04N19/51
Abstract: 본 발명은 인트라 모드 복호 출력 제어 장치 및 그 방법과, 그를 이용한 인트라 모드 복호 시스템에 관한 것으로서, 인트라 모드 복호기의 예측결과를 외부로 출력함에 있어서, 인트라 예측 모드의 특성에 따라 복호화 단위영역에 대한 인트라 예측결과에 데이터 중복성이 존재하는 예측 모드의 경우(예를 들어, DC 예측 모드의 경우)에는 중복된 데이터를 배제하고 예측 결과를 출력함으로써, 전송효율을 높이고자 한다.
이를 위하여, 본 발명은, 인트라 모드 복호기의 출력(예측결과)을 제어하는 인트라 모드 복호 출력 제어 장치에 있어서, 상기 인트라 모드 복호기로부터 예측결과를 입력받기 위한 입력 수단; 및 복호화 단위 영역마다 상기 입력 수단을 통하여 입력된 해당 예측결과를 외부로 출력하되, 해당 인트라 예측의 특성에 기초해 데이터 중복성을 제거하여 출력하기 위한 출력 제어 수단을 포함한다.
-
-
-
-
-
-
-
-
-
Search Results
199
records
(took 0.024 seconds)
