-
公开(公告)号:MX2025000828A
公开(公告)日:2025-03-07
申请号:MX2025000828
申请日:2022-02-23
Applicant: PANASONIC IP CORP AMERICA
Inventor: LI JING YA , LIM CHONG SOON , TEO HAN BOON , KUO CHE-WEI , SUN HAI WEI , WANG CHU TONG , ABE KIYOFUMI , NISHI TAKAHIRO , TOMA TADAMASA , KATO YUSUKE
IPC: H04N19/52 , H04N19/593
Abstract: Un codificador (100) incluye circuitos y una memoria acoplada a los circuitos. Los circuitos, en funcionamiento: determinan si un tamaño de un bloque actual, que es una unidad para la que se genera una lista de candidatos a vector que incluye candidatos a vector, es menor o igual que un umbral (S3001); cuando el tamaño del bloque actual es menor o igual que el umbral (SÍ en S3001), generan la lista de candidatos a vector registrando un candidato a vector de movimiento basado en la historia (HMVP) en la lista de candidatos a vector desde una tabla HMVP sin realizar un primer proceso de poda (S3002); cuando el tamaño del bloque actual es mayor que el umbral (NO en S3001), generan la lista de candidatos a vectores realizando el primer proceso de poda y registrando el candidato a vector HMVP en la lista de candidatos a vector desde la tabla HMVP (S3003); y codifican el bloque actual usando la lista de candidatos a vector (S3004).
-
公开(公告)号:MX2024004989A
公开(公告)日:2024-05-07
申请号:MX2024004989
申请日:2020-02-18
Applicant: PANASONIC IP CORP AMERICA
Inventor: LIM CHONG SOON , SUN HAI WEI , TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI , KANOH RYUICHI , SHASHIDHAR SUGHOSH PAVAN , TEO HAN BOON , LIAO RU LING , LI JING YA
IPC: H04N19/537 , H04N19/105 , H04N19/157 , H04N19/96
Abstract: Se proporciona un codificador de imagen el cual incluye conjunto de circuitos y una memoria acoplada al conjunto de circuitos. En operación, el conjunto de circuitos realiza: división de un bloque de imagen en una pluralidad de divisiones que incluyen una primera división que tiene una forma no rectangular (por ejemplo, una forma triangular) y una segunda división; predecir un primer vector de movimiento para la primera división y un segundo vector de movimiento para la segunda división; y codificar la primera división usando el primer vector de movimiento y la segunda división usando el segundo vector de movimiento.
-
公开(公告)号:MX2024004988A
公开(公告)日:2024-05-07
申请号:MX2024004988
申请日:2020-02-18
Applicant: PANASONIC IP CORP AMERICA
Inventor: LIM CHONG SOON , SUN HAI WEI , TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI , KANOH RYUICHI , SHASHIDHAR SUGHOSH PAVAN , TEO HAN BOON , LIAO RU LING , LI JING YA
IPC: H04N19/537 , H04N19/105 , H04N19/157 , H04N19/96
Abstract: Se proporciona un codificador de imagen el cual incluye conjunto de circuitos y una memoria acoplada al conjunto de circuitos. En operación, el conjunto de circuitos realiza: división de un bloque de imagen en una pluralidad de divisiones que incluyen una primera división que tiene una forma no rectangular (por ejemplo, una forma triangular) y una segunda división; predecir un primer vector de movimiento para la primera división y un segundo vector de movimiento para la segunda división; y codificar la primera división usando el primer vector de movimiento y la segunda división usando el segundo vector de movimiento.
-
公开(公告)号:MX2024001051A
公开(公告)日:2024-04-12
申请号:MX2024001051
申请日:2022-08-04
Applicant: PANASONIC IP CORP AMERICA
Inventor: TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI
Abstract: Un dispositivo de codificación (100) comprende un circuito y una memoria conectada al circuito, en donde el circuito en operación: deriva, a partir de una imagen, datos codificados de la imagen y una imagen decodificada de la imagen; determina, de conformidad con la imagen y la imagen decodificada, un parámetro de posprocesamiento que se aplicará a la imagen decodificada; almacena los datos codificados, el parámetro de posprocesamiento y la información de identificación de posprocesamiento en una secuencia; y emite la secuencia.
-
105.
公开(公告)号:AU2023201643B2
公开(公告)日:2024-02-15
申请号:AU2023201643
申请日:2023-03-15
Applicant: PANASONIC IP CORP AMERICA
Inventor: LI JING YA , LIM CHONG SOON , SHASHIDHAR SUGHOSH PAVAN , LIAO RU LING , SUN HAI WEI , TEO HAN BOON , ABE KIYOFUMI , TOMA TADAMASA , NISHI TAKAHIRO
IPC: H04N19/52
Abstract: An encoder (100) includes circuitry (160) and memory (162) connected to the circuitry (160). In operation, the circuitry (160): selects a first table to be 5 used for a current partition to be encoded in an image of a video, from among tables that are used to correct a base motion vector in a predetermined direction using a correction value specified by an index, the tables including correction values having varying differences between indexes; writes a parameter indicating a first index to be selected from among indexes included in the first 10 table; and encodes the current partition using the base motion vector corrected using a correction value specified by the first index. 19479675_1
-
公开(公告)号:MX2022006694A
公开(公告)日:2022-07-12
申请号:MX2022006694
申请日:2020-12-08
Applicant: PANASONIC IP CORP AMERICA
Inventor: KATO YUSUKE , DRUGEON VIRGINIE , TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI
IPC: H04N19/70
Abstract: Un codificador (100) incluye la circuitería y la memoria acoplada a la circuitería. La circuitería: asigna respectivamente, a las rebanadas incluidas en un campo, los índices de rebanada de nivel de campo que son consecutivos sin un intervalo en la totalidad del campo y son consecutivos sin un intervalo en cada uno de los subcampos incluidos en el campo; asigna respectivamente, a las rebanadas, índices de rebanada de nivel de subcampo que son consecutivos sin un espacio en cada uno de los subcampos, y tiene el mismo orden que un orden de los índices de rebanada de nivel de campo en el subcampo; codifica respectivamente los índices de rebanada de nivel de subcampo en encabezados de rebanada correspondientes respectivamente a las rebanadas; y codifica cada una de las rebanadas en un flujo de bits.
-
公开(公告)号:CA3093204C
公开(公告)日:2022-05-24
申请号:CA3093204
申请日:2019-03-04
Applicant: PANASONIC IP CORP AMERICA
Inventor: SHASHIDHAR SUGHOSH PAVAN , SUN HAI WEI , LIM CHONG SOON , LIAO RU LING , TEO HAN BOON , LI JING YA , NISHI TAKAHIRO , ABE KIYOFUMI , KANOH RYUICHI , TOMA TADAMASA
IPC: H04N19/119 , H04N19/157 , H04N19/176
Abstract: A coding device (100) for coding a block to be coded included in a picture is provided with a circuit and a memory. The circuit divides the block to be coded into a first sub-block, a second sub-block, and a third sub-block in a first direction using the memory, the second sub-block being located between the first sub-block and the third sub-block, prohibits the second sub-block from being divided into two partitions in the first direction, and codes the first sub-block, the second sub-block, and the third sub-block.
-
公开(公告)号:CA3137175A1
公开(公告)日:2020-10-29
申请号:CA3137175
申请日:2020-04-24
Applicant: PANASONIC IP CORP AMERICA
Inventor: KATO YUSUKE , NISHI TAKAHIRO , TOMA TADAMASA , ABE KIYOFUMI
IPC: H04N19/13
Abstract: This coding device (100) comprises a circuit and a memory connected to the circuit, wherein the circuit limits the number of processes of context-adaptive coding in an operation, codes the blocks of an image, and in the coding of blocks, in the cases in which orthogonal transformation is applied to a block and in which orthogonal transformation is not applied to a block, a sub-block flag coding process which uses context-adaptive coding to code a sub-block flag indicating whether the sub-blocks contained within a block contain a non-zero coefficient is carried out without being included in the number of processes.
-
公开(公告)号:CA3069579C
公开(公告)日:2020-08-25
申请号:CA3069579
申请日:2018-07-11
Applicant: PANASONIC IP CORP AMERICA
Inventor: OHKAWA MASATO , SAITOU HIDEO , TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI , KANOH RYUICHI
IPC: H04N19/60 , H04N19/124 , H04N19/176 , H04N19/625
Abstract: A coding device (100) for coding a block to be coded of a picture is provided with a circuit and a memory, wherein the circuit generates a first transformation coefficient using the memory by performing a first transformation on a residual signal of the block to be coded using a first transformation base, generates a second transformation coefficient by performing a second transformation on the first transformation coefficient using a second transformation base when the first transformation base matches a predetermined transformation base, quantizes the second transformation coefficient, and quantizes the first transformation coefficient without performing the second transformation when the first transformation base differs from the predetermined transformation base.
-
公开(公告)号:ES2745058T3
公开(公告)日:2020-02-27
申请号:ES17204569
申请日:2003-04-16
Applicant: PANASONIC IP CORP AMERICA
Inventor: KONDO SATOSHI , KADONO SHINYA , HAGAI MAKOTO , ABE KIYOFUMI
IPC: H04N19/105 , H04N19/51 , G06T9/00 , H04N7/12 , H04N7/26 , H04N7/36 , H04N7/46 , H04N7/50 , H04N19/103 , H04N19/109 , H04N19/127 , H04N19/137 , H04N19/176 , H04N19/503 , H04N19/61 , H04N19/70
Abstract: Un sistema de codificación y descodificación de imágenes que incluye un aparato de codificación de imágenes que codifica un bloque actual incluido en una imagen actual que se va a codificar y un aparato de descodificación de imágenes que descodifica datos codificados de un bloque actual incluido en una imagen actual que se va a descodificar, en el que el aparato de codificación de imágenes incluye: una primera unidad de especificación que se puede hacer funcionar para especificar un bloque co-situado que es un bloque incluido en una segunda imagen que se codifica antes de la imagen actual que se va a codificar y que es diferente de la imagen actual que se va a codificar, estando situado el bloque co-situado en la segunda imagen en la misma posición en la que se encuentra el bloque actual en la imagen actual que se va a codificar; una primera unidad de determinación que se puede hacer funcionar para determinar un primer vector de movimiento y un segundo vector de movimiento del bloque actual que se va a codificar para llevar a cabo la compensación de movimiento en el bloque actual, usando un tercer vector de movimiento que es un vector de movimiento del bloque co-situado; una primera unidad de generación de imagen predictiva que se puede hacer funcionar para generar una imagen predictiva del bloque actual que se va a codificar haciendo referencia al primer vector de movimiento y al segundo vector de movimiento del bloque actual determinados por la primera unidad de determinación; una unidad de generación de imagen de diferencia que se puede hacer funcionar para generar una imagen de diferencia entre el bloque actual y la imagen predictiva del bloque actual; y una unidad de codificación de imagen de diferencia que se puede hacer funcionar para codificar la imagen de diferencia para obtener datos codificados del bloque actual, y en donde el aparato de descodificación de imágenes incluye: una segunda unidad de especificación que se puede hacer funcionar para especificar un bloque co-situado que es un bloque incluido en una segunda imagen que se descodifica antes de la imagen actual que se va a descodificar y que es diferente de la imagen actual que se va a descodificar, estando situado el bloque co-situado en la segunda imagen en la misma posición en la que se encuentra el bloque actual en la imagen actual que se va a descodificar; una segunda unidad de determinación que se puede hacer funcionar para determinar un primer vector de movimiento y un segundo vector de movimiento del bloque actual que se va a descodificar para llevar a cabo la compensación de movimiento en el bloque actual, usando un tercer vector de movimiento que es un vector de movimiento del bloque co-situado; una segunda unidad de generación de imagen predictiva que se puede hacer funcionar para generar una imagen predictiva del bloque actual que se va a descodificar haciendo referencia al primer vector de movimiento y al segundo vector de movimiento del bloque actual determinados por la segunda unidad de determinación; una unidad de descodificación de imagen de diferencia que se puede hacer funcionar para descodificar los datos codificados del bloque actual para obtener una imagen de diferencia del bloque actual; y una unidad de reconstrucción de imagen de bloque que se puede hacer funcionar para reconstruir el bloque actual añadiendo la imagen de diferencia del bloque actual y la imagen predictiva del bloque actual, caracterizado por que en el caso en el que una imagen de referencia a la que se refiere el tercer vector de movimiento se almacene en una memoria de almacenamiento intermedio de imágenes de largo plazo, la primera unidad de determinación y la segunda unidad de determinación se pueden hacer funcionar además para: (i) determinar el primer vector de movimiento del bloque actual como igual a un valor del tercer vector de movimiento, que se refiere a la imagen de referencia almacenada en la memoria de almacenamiento intermedio de imágenes a largo plazo, y (ii) determinar el segundo vector de movimiento del bloque actual, que se refiere a la segunda imagen que incluye el bloque co-situado y que es diferente de la imagen actual que se va a codificar o descodificar, como igual a un valor 0.
-
-
-
-
-
-
-
-
-