-
公开(公告)号:CA3100839C
公开(公告)日:2022-06-21
申请号:CA3100839
申请日:2019-05-09
Applicant: PANASONIC IP CORP AMERICA
Inventor: TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI , KANOH RYUICHI , LIM CHONG SOON , SHASHIDHAR SUGHOSH PAVAN , LIAO RU LING , SUN HAI WEI , TEO HAN BOON , LI JING YA
IPC: H04N19/119 , H04N19/176 , H04N19/70
Abstract: A coding device (100) performs division into a plurality of blocks by using a block division mode set obtained by combining one or more block division modes which define division types. The block division mode set comprises: a first block division mode in which the number of divisions and the dividing direction for dividing a first block are defined; and a second block division mode in which the number of divisions and the dividing direction for dividing a second block, which is one of blocks acquired by dividing the first block are defined. When a division in the first block mode results in three blocks, the second block is the center block among the blocks acquired by dividing the first block, and the dividing direction of the second block division mode is the same as the dividing direction of the first block division mode, then the second block division mode includes only a block division mode in which a division results in three blocks.
-
公开(公告)号:BR122021025014A2
公开(公告)日:2022-03-15
申请号:BR122021025014
申请日:2020-05-20
Applicant: PANASONIC IP CORP AMERICA
Inventor: ABE KIYOFUMI , TOMA TADAMASA , NISHI TAKAHIRO , DRUGEON VIRGINIE , KATO YUSUKE
IPC: H04N19/70
Abstract: codificador, decodificador e mídia legível por computador não transitória. a presente invenção refere-se a um conjunto de circuitos (160) de um codificador (100) que é configurado para codificar uma imagem de acordo com uma estrutura de codificação, incluindo uma figura de ponto de acesso aleatório intra (irap), figura dianteiras a serem emitidas antes da figura de irap na ordem de emissão e figuras traseiras a serem emitidas após a figura de irap na ordem de emissão. quando a imagem é codificada, o conjunto de circuitos (160) codifica, de acordo com uma sinalização em um fluxo de bits, no máximo uma figura traseira entre as figuras traseiras antes de codificar as figuras dianteiras na ordem de codificação, e codifica as figuras traseiras diferentes de, no máximo, uma figura traseira após codificação das figuras dianteiras na ordem de codificação. a sinalização indica se uma imagem de cada uma das unidades de acesso no fluxo de bits é uma figura de campo. o conjunto de circuitos (160) codifica no máximo uma figura traseira antes de codificar as figuras dianteiras na ordem de codificação quando a sinalização indica que a figura é uma figura de campo.
-
公开(公告)号:BR112021017420A2
公开(公告)日:2022-02-01
申请号:BR112021017420
申请日:2020-04-16
Applicant: PANASONIC IP CORP AMERICA
Inventor: ABE KIYOFUMI , TOMA TADAMASA , NISHI TAKAHIRO , KATO YUSUKE
IPC: H04N19/12 , H04N19/159 , H04N19/176
Abstract: codificador, decodificador, método de codificação, e método de decodificação. a presente invenção refere-se a dispositivos de codificação e decodificação, bem como métodos e meio de armazenamento associa-dos. o codificador (100) inclui: circuito (160); e memória (162) acoplada ao circuito (160). em operação, o circuito (160): deriva um erro de predição da imagem subtraindo, a partir da imagem, a imagem de predição gerada usando intra predição ou inter predição; realiza a transformada primária no erro de predição, e realiza a transformada secundária em um resultado da transformada primária; realiza quantização em um resultado da transformada secundária; e codifica um resultado da quantização como dados da imagem. na realização da transformada secundária, quando a intra predição ponderada por matriz incluída na intra predição e tendo modo de predição é usada, o circuito (160) usa, como um conjunto de transformadas para a transformada secundária, um conjunto de transformadas comum compartilhado entre o modo de predição. a intra predição ponderada por matriz gera a imagem de predição realizando cálculo de matriz em uma sequência de pixel obtida de valores de pixel dos pixels circundantes de um bloco corrente, e o conjunto de transformadas para a transformada secundária é aplicado a coeficientes de transformada primária obtidos do resultado da transformada primária.
-
公开(公告)号:AU2020259889A1
公开(公告)日:2021-11-11
申请号:AU2020259889
申请日:2020-04-16
Applicant: PANASONIC IP CORP AMERICA
Inventor: TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI , KATO YUSUKE
IPC: H04N19/12 , H04N19/159 , H04N19/176
Abstract: An encoding device derives, by subtracting, from an image, a prediction image of the image that is generated by an intra prediction or an inter prediction, an prediction error of the image (S311), performs primary transform on the prediction error (S312), performs secondary transform on the result of the primary transform (S312), performs quantization on the result of the secondary transform (S313), and encodes the result of the quantization as data of the image (S314). When performing the secondary transform, when a matrix computation type intra prediction (MIP) in which a prediction image is generated by performing a matrix computation on a pixel array obtained from pixel values of peripheral pixels of an object block and which has a plurality of prediction modes is used as the intra prediction, the encoding device uses a transform set common to the plurality of prediction modes as a transform set of the secondary transform that is applied for a primary transform coefficient obtained by the result of the primary transform (S312).
-
公开(公告)号:BR112021012769A2
公开(公告)日:2021-09-08
申请号:BR112021012769
申请日:2020-02-06
Applicant: PANASONIC IP CORP AMERICA
Inventor: ABE KIYOFUMI , TOMA TADAMASA , NISHI TAKAHIRO , KATO YUSUKE
IPC: H04N19/577
Abstract: codificador, decodificador, método de codificação e método de decodificação. a presente invenção refere-se a um codificador (100) que gera, em um modo de interpredição, uma primeira imagem de predição de um bloco atual a ser processado, com base em um vetor de movimento derivado (etapa s1); e gera uma imagem de predição final do bloco atual aplicando um processo de atualização à primeira imagem de predição (etapa s2). candidatos para o processo de atualização incluem um primeiro processo e um segundo processo. o primeiro processo é um processo de bdof. o segundo processo é um processo de misturar a primeira imagem de predição com a segunda imagem de predição gerada em intrapredição for o bloco atual. na aplicação do processo de atualização, o primeiro processo e o segundo processo são mutualmente aplicados de forma exclusiva.
-
公开(公告)号:BR112021011019A2
公开(公告)日:2021-08-31
申请号:BR112021011019
申请日:2020-02-06
Applicant: PANASONIC IP CORP AMERICA
Inventor: ABE KIYOFUMI , TOMA TADAMASA , NISHI TAKAHIRO , KATO YUSUKE
IPC: H04N19/117 , H04N19/157 , H04N19/176
Abstract: codificador, decodificador, método de codificação e método de decodificação. a presente invenção refere-se a um dispositivo de codificação (100) que está provido com um circuito e uma memória que está conectada no circuito. em operação, o circuito divide um bloco de uma imagem a ser codificada em uma pluralidade de partições que inclui uma primeira partição e uma segunda partição que são adjacentes uma à outra executa transformação ortogonal em somente a primeira partição dentre a primeira partição e a segunda partição, e aplica um filtro de desbloqueio a um limite entre a primeira partição e a segunda partição.
-
公开(公告)号:MX2021000357A
公开(公告)日:2021-03-25
申请号:MX2021000357
申请日:2019-07-05
Applicant: PANASONIC IP CORP AMERICA
Inventor: LIM CHONG SOON , SUN HAI WEI , TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI , SHASHIDHAR SUGHOSH PAVAN , TEO HAN BOON , LI JING YA , LIAO RU LING
IPC: H04N19/52
Abstract: Un codificador (100) incluye circuitería (160) y memoria (162) conectada a la circuitería (160). En operación, la circuitería (160): selecciona una primera tabla que se va a usar para una división actual que se va a codificar en una imagen de un video, de entre tablas que se usan para corregir un vector de movimiento base en una dirección predeterminada que usa un valor de corrección especificado por un índice, las tablas que incluyen valores de corrección que tienen diferencias variables entre índices; escribe un parámetro que indica un primer índice que se va a seleccionar de entre índices incluidos en la primera tabla; y codifica la división actual que usa el vector de movimiento base corregido al usar un valor de corrección especificado por el primer índice.
-
108.
公开(公告)号:AU2019274735A1
公开(公告)日:2020-12-10
申请号:AU2019274735
申请日:2019-05-09
Applicant: PANASONIC IP CORP AMERICA
Inventor: TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI , KANOH RYUICHI , LIM CHONG SOON , SHASHIDHAR SUGHOSH PAVAN , LIAO RU LING , SUN HAI WEI , TEO HAN BOON , LI JING YA
IPC: H04N19/119 , H04N19/176 , H04N19/70
Abstract: A coding device (100) performs division into a plurality of blocks by using a block division mode set obtained by combining one or more block division modes which define division types. The block division mode set comprises: a first block division mode in which the number of divisions and the dividing direction for dividing a first block are defined; and a second block division mode in which the number of divisions and the dividing direction for dividing a second block, which is one of blocks acquired by dividing the first block are defined. When a division in the first block mode results in three blocks, the second block is the center block among the blocks acquired by dividing the first block, and the dividing direction of the second block division mode is the same as the dividing direction of the first block division mode, then the second block division mode includes only a block division mode in which a division results in three blocks.
-
公开(公告)号:HUE044584T2
公开(公告)日:2019-11-28
申请号:HUE17204555
申请日:2003-04-16
Applicant: PANASONIC IP CORP AMERICA
Inventor: KONDO SATOSHI , KADONO SHINYA , HAGAI MAKOTO , ABE KIYOFUMI
IPC: H04N19/51 , G06T9/00 , H04N7/12 , H04N7/26 , H04N7/36 , H04N7/46 , H04N7/50 , H04N19/103 , H04N19/105 , H04N19/109 , H04N19/127 , H04N19/137 , H04N19/176 , H04N19/503 , H04N19/61 , H04N19/70
-
公开(公告)号:CA3238600A1
公开(公告)日:2019-11-28
申请号:CA3238600
申请日:2019-05-09
Applicant: PANASONIC IP CORP AMERICA
Inventor: TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI , KANOH RYUICHI , LIM CHONG SOON , SHASHIDHAR SUGHOSH PAVAN , LIAO RU LING , SUN HAI WEI , TEO HAN BOON , LI JING YA
Abstract: An encoder partitions into blocks using a set of block partition modes obtained by combining one or more block partition modes defining a partition type. The set of block partition modes includes a first partition mode defining the partition direction and number of partitions for partitioning a first block, and a second block partition mode defining the partition direction and number of partitions for partitioning a second block which is one of blocks obtained after the first block is partitioned. When the number of partitions of the first block partition mode is three, the second block is a center block among the blocks obtained after partitioning the first block, and the partition direction of the second block partition mode is same as the partition direction of the first block partition mode, the second block partition mode includes only a block partition mode indicating that the number of partitions is three.
-
-
-
-
-
-
-
-
-