MEMS素子
    112.
    发明专利
    MEMS素子 审中-公开

    公开(公告)号:JP2017158128A

    公开(公告)日:2017-09-07

    申请号:JP2016041792

    申请日:2016-03-04

    Abstract: 【課題】スリットが形成された可動電極膜の破損を防止しながら、MEMS素子の感度を向上させることができるMEMS素子を提供する。 【解決手段】スペーサーを挟んで固定電極と可動電極とが配置し、可動電極膜3に形成されたスリット8と、このスリットを覆うように形成された庇部12とを備える構造としている。この庇部と可動電極との間は、空気抵抗の高い狭窄部となりMEMS素子の低域感度の低下を防止する構造となる。 【選択図】図2

    レベルシフト回路
    113.
    发明专利

    公开(公告)号:JP2017147560A

    公开(公告)日:2017-08-24

    申请号:JP2016027134

    申请日:2016-02-16

    Abstract: 【課題】電源電圧の低電圧化を実現し昇圧回路の制約が低減されるようにして昇圧回路のチップサイズの縮小化や設計の容易性を実現するようにすることである。 【解決手段】トランジスタMP1、MP3、MN3、MN1を電源VDDとGNDの間に縦続接続回路し、トランジスタMP2、MP4、MN4、MN2を電源VDDとGNDの間に縦続接続回路する。トランジスタMN1、MN2のゲートを差動の入力端子IN1、IN2に接続する。トランジスタMP3、MN3の共通ドレインとトランジスタMN4、MP4の共通ドレインを差動の第1組の出力端子OUT1、OUT2に接続する。トランジスタMP1、MP2のドレインを差動の第2の出力端子OUT3、OUT4に接続する。トランジスタMN1、MN2のドレインを差動の第3組の出力端子OUT5、OUT6に接続する。さらに、トランジスタMP5、MP6、MP7、MP8を接続する。 【選択図】図1

    入力回路
    114.
    发明专利
    入力回路 审中-公开

    公开(公告)号:JP2017139593A

    公开(公告)日:2017-08-10

    申请号:JP2016018517

    申请日:2016-02-03

    Inventor: 森尻 敬治

    Abstract: 【課題】同期信号とイネーブル信号が入力する端子を共通化したときであっても、高速追従性と低消費電力化に優れた入力回路を実現する。 【解決手段】同期信号及びイネーブル信号が入力する共通入力端子11と、その共通入力端子11に入力した信号を処理して出力するトランジスタT1と、その共通入力端子11に入力した同期信号及びイネーブル信号を判別する信号判別回路20とを有する。共通入力端子11に入力する信号の電圧が所定値以上で飽和するトランジスタT3と、そのトランジスタT3に一端が接続され他端が接地に接続された抵抗R1とで構成される分圧回路13を備える。トランジスタT3と抵抗R1の共通接続点であるノードAにトランジスタT1のゲートと信号判別回路20が接続される。 【選択図】図1

    DC/ACインバータ装置
    115.
    发明专利

    公开(公告)号:JP2017127079A

    公开(公告)日:2017-07-20

    申请号:JP2016003789

    申请日:2016-01-12

    Inventor: 高柳 正行

    Abstract: 【課題】突入電流を短絡電流とを判別できるようにする。 【解決手段】Hブリッジ回路10の出力電流を検出した検出信号Vs2を出力する過電流検出回路50と、Hブリッジ回路10の出力電流を検出した検出信号Vs3を出力する突入/短絡検出回路60と、Hブリッジ回路10を制御する制御部70とを有する。制御部70は、検出信号Vs2が閾値電圧Vr1を越えたときHブリッジ回路10の駆動のデューティを絞る。また、検出信号Vs3が閾値電圧Vr2を超えると時間の計測を開始し、該計測した時間がタイマ時間T1に到達する以前に検出信号Vs3が閾値電圧Vr2を下回ると突入と判定する。さらに、検出信号Vs3が閾値電圧Vr2を下回ることなく計測時間がタイマ時間T1を超えると、短絡と判定する。短絡と判定したとき前記Hブリッジ回路を遮断する。 【選択図】図1

    MEMS素子
    116.
    发明专利
    MEMS素子 审中-公开

    公开(公告)号:JP2017121028A

    公开(公告)日:2017-07-06

    申请号:JP2015257651

    申请日:2015-12-29

    Inventor: 臼井 孝英

    Abstract: 【課題】MEMS素子の感度を向上させながら、膜の破損を防止するMEMS素子の構造を提供する。 【解決手段】可動電極3(ダイアフラム膜)に複数のスリット4a,4bが隣接して形成されており、対向するスリットとは反対側にスリット幅を拡げた開口形状を備える形状とする。 【選択図】図2

    トランスデューサ装置及びその製造方法

    公开(公告)号:JP2017108226A

    公开(公告)日:2017-06-15

    申请号:JP2015239005

    申请日:2015-12-08

    Abstract: 【課題】小型化、製造の容易化、低コスト化を図ることが可能となり、温度使用範囲も広くすることができるようにする。 【解決手段】シリコン第1基板(第1ウェーハ)16にアコースティックポート18を形成し、シリコン第2基板(第2ウェーハ)17にバックチャンバー19を形成すると共に、例えば第1基板16には、可動電極21と固定電極22を有する変換部23、信号処理回路24を搭載し、第1基板16と第2基板17を重ねて接合する。即ち、第1基板16の周辺部に内側接合材33aと外側接合材33bを配置し、第1基板16の周辺部と第2基板17のバックチャンバー19の縁である基端部を向い合せ、接合材33a,33bにより接合する。 【選択図】図1

Patent Agency Ranking