中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

349 records (took 0.027 seconds)

    COMMUTATEURS ET RESEAU D'INTERCONNEXION PHOTONIQUE INTEGRE DANS UNE PUCE OPTOELECTRONIQUE
    111.
    发明专利
    COMMUTATEURS ET RESEAU D'INTERCONNEXION PHOTONIQUE INTEGRE DANS UNE PUCE OPTOELECTRONIQUE 未知

    公开(公告)号：FR3071932B1

    公开(公告)日：2019-11-08

    申请号：FR1759184

    申请日：2017-10-02

    Applicant: ST MICROELECTRONICS CROLLES 2 SAS

    Inventor： MICHIT NICOLAS ,  LE MAITRE PATRICK

    IPC: G02B6/35 ,  G02F1/295

    Abstract: Commutateur élémentaire d'interconnexion photonique intégré dans une puce optoélectronique, comprenant un premier et un deuxième guides linéaires d'ondes optiques (2, 3), qui se croisent en formant une première intersection (4); deux premiers résonateurs annulaires photoniques de redirection (9, 10) couplés respectivement aux premier et deuxième guides d'ondes optiques (2), deux deuxièmes résonateurs annulaires photoniques de redirection (13, 14) couplés respectivement aux premier et deuxième guides d'ondes optiques, un troisième guide linéaire d'ondes optiques (17) couplé au premier et au deuxième résonateurs annulaires, un quatrième guide linéaire d'ondes optiques (20) couplé au premier et au deuxième résonateurs annulaires. Commutateur de base, commutateur complexe et réseau d'interconnexion photonique intégrés dans une puce optoélectronique, incluant au moins deux commutateurs élémentaires.

    PROCEDE DE FABRICATION DE LIGNE DE TRANSISTORS MOS
    116.
    发明专利
    PROCEDE DE FABRICATION DE LIGNE DE TRANSISTORS MOS 未知

    公开(公告)号：FR3064816B1

    公开(公告)日：2019-09-13

    申请号：FR1752859

    申请日：2017-04-03

    Applicant: ST MICROELECTRONICS CROLLES 2 SAS

    Inventor： GABEN LOIC

    IPC: H01L21/335 ,  H01L29/772

    Abstract: L'invention concerne un procédé de fabrication de transistors MOS (T1, T2, T3, T4, T5) disposés en ligne, comprenant les étapes successives suivantes : réaliser au moins une bande (F) en un matériau semiconducteur ; recouvrir des portions longitudinales de même longueur de ladite bande de grilles sacrificielles en un matériau isolant, ces grilles étant espacées ; doper les portions non recouvertes de ladite bande ; déposer une couche isolante puis une couche d'un matériau temporaire sur la structure obtenue ; laisser en place certaines grilles sacrificielles (B1, B2) et réaliser à la place des autres les grilles (G1, G2, G3, G4, G5) des transistors en déposant successivement un isolant de grille (I) et un conducteur de grille (C) ; et remplacer le matériau temporaire par un matériau conducteur constituant les électrodes de drain (D1) et de source (S1, S2, S3, S4, S5) des transistors.

    CAPTEUR DE FISSURE DANS UN PLOT DE SOUDURE, ET PROCEDE DE CONTROLE DE QUALITE DE PRODUCTION
    119.
    发明专利
    CAPTEUR DE FISSURE DANS UN PLOT DE SOUDURE, ET PROCEDE DE CONTROLE DE QUALITE DE PRODUCTION 未知

    公开(公告)号：FR3074609A1

    公开(公告)日：2019-06-07

    申请号：FR1761685

    申请日：2017-12-06

    Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS GRENOBLE 2

    Inventor： SABOURET ERIC ,  ROCHEREAU KRYSTEN ,  HINSINGER OLIVIER ,  PERSIN-CRELEROT FLORE

    IPC: H01L21/70 ,  H01L23/00

    Abstract: Le circuit intégré comporte au moins un plot de soudure (2) comprenant, dans une superposition de niveaux de métallisation (Ma, Mb, Mc), une structure sous-jacente (ST) comportant un réseau de premières pistes métalliques (PMa, PMb, PMc) régulières et agencées pour renforcer la résistance mécanique de ladite structure sous-jacente (ST), et pour établir une connexion électrique entre le niveau supérieur (Mc) et un niveau inférieur (Mb, Ma) desdits niveaux de métallisation de la structure sous-jacente (ST). La structure (ST) comporte en outre un chemin de détection (Rcrk) comprenant, dans lesdits niveaux de métallisation (Ma, Mb, Mc), des deuxièmes pistes métalliques (Ra, Rb, Rc) passant entre les premières pistes métalliques (PMa, PMb, PMc), le chemin de détection (Rcrk) ayant une borne d'entrée (I) et une borne de sortie (S) destinées à fournir une mesure représentative d'une présence de fissures dans ladite structure (ST).

    CELLULE MEMOIRE A CHANGEMENT DE PHASE
    120.
    发明专利
    CELLULE MEMOIRE A CHANGEMENT DE PHASE 未知

    公开(公告)号：FR3056826B1

    公开(公告)日：2019-05-24

    申请号：FR1659175

    申请日：2016-09-28

    Applicant: ST MICROELECTRONICS CROLLES 2 SAS

    Inventor： GOURVEST EMMANUEL ,  LE FRIEC YANNICK ,  FAVENNEC LAURENT

    IPC: H01L27/24 ,  G11C11/21 ,  H01L45/00

    Abstract: L'invention concerne un ensemble de deux cellules mémoire à changement de phase comprenant : deux premiers vias (32, 33) en un premier métal tel que le tungstène ; un via central (34) situé entre les premiers vias (32, 33), la partie inférieure du via central (34) étant en le premier métal et sa partie supérieure (44) en un second métal tel que le cuivre ; un élément résistif (48) sur chacun des premiers vias (32, 33) ; et une couche de matériau à changement de phase en contact avec des sommets des éléments résistifs (48).

Patent Agency Ranking