公开(公告)号：CN215220720U

公开(公告)日：2021-12-17

申请号：CN202121340577.9

申请日：2021-06-16

Applicant: 三星电子株式会社

Inventor： 安志荣 ,  韩昇煜 ,  金成焕 ,  朴瑞龙 ,  李基硕 ,  崔允荣 ,  韩泰熙 ,  洪智硕

IPC: H01L27/108

Abstract: 提供了一种集成电路器件。该集成电路器件包括：衬底上的位线，该位线包括下导电层和上导电层；位线上的绝缘封盖图案；以及主绝缘间隔物，在位线的侧壁和绝缘封盖图案的侧壁上，该主绝缘间隔物包括向上导电层凸出的延伸部分。

公开(公告)号：CN119562515A

公开(公告)日：2025-03-04

申请号：CN202411048278.6

申请日：2024-08-01

Applicant: 三星电子株式会社

Inventor： 金承默 ,  李基硕 ,  金根楠 ,  李泓浚

IPC: H10B12/00

Abstract: 一种半导体装置，包括：位于衬底的单元区中的第一栅极结构，其中，衬底包括外围电路区；位于衬底的单元区上的位线结构；位于位线结构上的单元电容器结构；位于衬底的外围电路区上的去耦电容器结构；以及位于去耦电容器结构上的第二栅极结构。

公开(公告)号：CN119342810A

公开(公告)日：2025-01-21

申请号：CN202410178977.6

申请日：2024-02-07

Applicant: 三星电子株式会社

Inventor： 姜玟州 ,  金钟珉 ,  朴相在 ,  朴素贤 ,  李基硕

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 一种半导体器件包括：第一有源图案，包括第一边缘部分以及在第一方向上与第一边缘部分间隔开的第二边缘部分；第一字线，在第一边缘部分和第二边缘部分之间并且在与第一方向相交的第二方向上延伸；位线，在第一边缘部分上并且在与第一方向和第二方向相交的第三方向上延伸；以及存储节点接触部，在第二边缘部分上，其中，第一边缘部分包括第一顶表面和第二顶表面，并且第一边缘部分的第二顶表面比第一边缘部分的第一顶表面更靠近第二边缘部分。

公开(公告)号：CN119183286A

公开(公告)日：2024-12-24

申请号：CN202410204333.X

申请日：2024-02-23

Applicant: 三星电子株式会社

Inventor： 李泫珍 ,  金钟珉 ,  李基硕 ,  崔润 ,  金仁雨 ,  金熙中 ,  朴素贤 ,  蔡熙载

IPC: H10B12/00

Abstract: 公开了一种半导体器件，该半导体器件包括：有源图案，其包括在第一方向上彼此间隔开的第一边缘部分和第二边缘部分；字线，其在该第一边缘部分与该第二边缘部之间沿着第二方向延伸；位线，其在该第一边缘部分上沿着第三方向延伸；存储节点接触，其位于该第二边缘部分上；第一有源焊盘，其位于该位线与该第一边缘部分之间；以及第二有源焊盘，其位于该存储节点接触与该第二边缘部分之间。该第一有源焊盘在该第三方向上延伸超过该第一边缘部分。该第二有源焊盘在与该第三方向相反的方向上延伸超过该第二边缘部分。

公开(公告)号：CN118870813A

公开(公告)日：2024-10-29

申请号：CN202410422465.X

申请日：2024-04-09

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金俊秀 ,  朴志晧 ,  李基硕 ,  李明东 ,  李昊相

IPC: H10B12/00

Abstract: 提供了半导体存储器件。所述半导体存储器件可以包括：衬底；元件隔离图案，所述元件隔离图案在所述衬底中限定有源区域；第一导电图案，所述第一导电图案位于所述衬底和所述元件隔离图案上，并且在第一方向上延伸，其中，所述第一导电图案连接到所述有源区域的第一部分；电容器结构，所述电容器结构位于所述衬底和所述元件隔离图案上，并且连接到所述有源区域的第二部分；栅极沟槽，所述栅极沟槽被限定在所述衬底和所述元件隔离图案中并且在第二方向上延伸，其中，所述栅极沟槽在所述有源区域中的部分的第一沟槽宽度大于所述栅极沟槽在所述元件隔离图案中的部分的第二沟槽宽度。

公开(公告)号：CN118785703A

公开(公告)日：2024-10-15

申请号：CN202311480601.2

申请日：2023-11-07

Applicant: 三星电子株式会社

Inventor： 李泓濬 ,  金根楠 ,  金承默 ,  李基硕

IPC: H10B12/00 ,  H01L23/528

Abstract: 一种半导体器件，包括：半导体衬底，具有单元区域和外围区域，外围区域包括彼此相邻的第一区域和第二区域；第一晶体管，在第一区域上；第一布线层，在第一晶体管上；第一焊盘，在第二区域和第一区域的一部分上；第一接触插塞，在第一布线层和第一区域之间；第二接触插塞，在第一焊盘和第一区域之间；第二焊盘，在第一布线层上；第三接触插塞，在第二焊盘和第一布线层之间；以及多个第一电容器，在第二焊盘上，并且与第一晶体管竖直地重叠，因此可以提高半导体器件的可靠性和电特性。

公开(公告)号：CN118450698A

公开(公告)日：2024-08-06

申请号：CN202410092580.5

申请日：2024-01-23

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  韩珍优 ,  林汉镇

IPC: H10B12/00

Abstract: 一种半导体器件包括栅极结构、位线结构、接触插塞结构、堆叠结构和电容器。栅极结构设置在第一基板上。位线结构设置在栅极结构上。接触插塞结构设置在第一基板上并与位线结构间隔开。堆叠结构设置在位线结构和接触插塞结构上，并可以包括在与第一基板的上表面基本上垂直的垂直方向上交替堆叠的绝缘层和板电极。电容器包括延伸穿过堆叠结构并接触接触插塞结构的第二电极。铁电图案设置在第二电极的侧壁上。第一电极设置在铁电图形的侧壁上、分别接触板电极的侧壁并在垂直方向上彼此间隔开。

公开(公告)号：CN118434131A

公开(公告)日：2024-08-02

申请号：CN202410069490.4

申请日：2024-01-17

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  崔贤根 ,  金根楠 ,  韩珍优

IPC: H10B12/00

Abstract: 一种半导体器件包括：下衬底；在下衬底上的下电介质结构；在下衬底和下电介质结构之间的晶体管；在下电介质结构中的下接合焊盘；在下电介质结构上的上电介质结构；在上电介质结构上的上衬底；在上衬底和上电介质结构之间的存储单元结构；以及在上电介质结构中的上接合焊盘。下接合焊盘的顶表面与上接合焊盘的底表面接触。下接合焊盘和上接合焊盘与存储单元结构重叠。

公开(公告)号：CN110896073B

公开(公告)日：2024-02-13

申请号：CN201910644431.4

申请日：2019-07-17

Applicant: 三星电子株式会社

Inventor： 尹灿植 ,  金桐晤 ,  朴济民 ,  李基硕

IPC: H01L27/088 ,  H01L21/8234

Abstract: 一种集成电路器件包括在基层上的栅极堆叠结构以及在栅极堆叠结构的相反侧壁上且在基层上的栅极间隔物结构，栅极堆叠结构具有栅极绝缘层和在栅极绝缘层上的栅极结构，栅极绝缘层具有在基层上并具有第一相对电容率的第一电介质层，栅极间隔物结构包括位于基层上的掩埋在位于栅极间隔物结构的下部处的栅极绝缘层的凹陷孔中的掩埋电介质层，掩埋电介质层包括与第一电介质层相同的材料。

公开(公告)号：CN109698133B

公开(公告)日：2024-02-06

申请号：CN201811205075.8

申请日：2018-10-16

Applicant: 三星电子株式会社

Inventor： 洪智硕 ,  尹灿植 ,  文一荣 ,  朴济民 ,  李基硕 ,  韩正勋

IPC: H01L21/48 ,  H01L23/498

Abstract: 提供了一种包括钝化间隔物的半导体器件及其制造方法。制造半导体器件的方法包括提供衬底以及在所述衬底上形成层间绝缘层。所述方法包括在所述层间绝缘层中形成初步通孔。所述方法包括在所述初步通孔的内侧表面上形成钝化间隔物。所述方法包括使用所述钝化间隔物作为蚀刻掩模来形成通孔。所述方法包括在所述通孔中形成导电通路。所述钝化间隔物包括与包含在所述层间绝缘层中的绝缘材料不同的绝缘材料。