公开(公告)号：KR1019980011997A

公开(公告)日：1998-04-30

申请号：KR1019960029364

申请日：1996-07-19

Applicant: 삼성전자주식회사

Inventor： 하상록 ,  김민정

IPC: H01L21/304

公开(公告)号：KR1019980006075A

公开(公告)日：1998-03-30

申请号：KR1019960025221

申请日：1996-06-28

Applicant: 삼성전자주식회사

Inventor： 김창규 ,  최지현 ,  김민정

IPC: H01L21/76

公开(公告)号：KR1019970052453A

公开(公告)日：1997-07-29

申请号：KR1019950065964

申请日：1995-12-29

Applicant: 삼성전자주식회사

Inventor： 김민정

IPC: H01L21/28

Abstract: 상부 도전층과 하부 도전층을 전기적으로 접속시키는 콘택 형성방법에 대해 기재되어 있다.
이는, 반도체기판 상에, 하부 도전층, 제1층간절연층 및 상부 도전층을 각각 형성하는 단계, 콘택홀이 형성될 영역의 상부 도전층을 식각하여 제1콘택홀을 형성하는 단계, 제1콘택홀이 형성된 결과물 상에 제2층간절연층을 형성하는 단계, 제2절연층 상에, 제1콘택홀의 일부를 포함하는 영역에 개구부를 갖는 포토레지스트 패턴을 형성하는 단계, 포토레지스트 패턴을 마스크로 사용하여 제1 및 제2절연층을 이방성식각하여 콘택홀을 형성하는 단계, 결과물 전면에 도전물질을 증착한 후 에치백하여 하부 도전층 및 상부 도전층을 접속시키는 플럭을 형성하는 단계를 포함한다.
따라서, 공정을 단순화할 수 있고, 제조원가를 절감할 수 있으며, 단차를 줄일 수 있다.

公开(公告)号：KR1019970018224A

公开(公告)日：1997-04-30

申请号：KR1019950031055

申请日：1995-09-21

Applicant: 삼성전자주식회사

Inventor： 홍창기 ,  김민정

IPC: H01L21/314

Abstract: 본 발명은 반도체장치의 평탄화 방법에 관한 것으로서, 특히 식각저지층을 유기 소오그(SOG)를 사용하여 형성하는 평탄화 방법에 관해 개시한다. 본 발명의 평탄화 방법은, 반도체기판 전면에 주변회로부와 셀어레이부를 한정하는 넓은 필드영역을 한정하고 동시에 상기 셀어레이부에서 필드영역과 활성영역을 한정하는 유기 소오그(SOG) 패턴을 형성하는 단계, 상기 필드영역에 트랜치를 형성하는 단계, 상기 트랜치를 채우면서 상기 반도체기판 전면에 절연막을 형성하는 단계, 상기 반도체기판을 유기 소오그(SOG) 패턴이 노출될 때 까지 연마하는 단계 및 상기 유기 소오그(SOG)를 제거하여 상기 반도체기판 전면을 평탄화 하는 단계를 포함한다.
본 발명에 의하면, 소자분리 절연막과 필드영역과 활성영역을 한정하는 유기 SOG의 식각선택비가 10 : 1로 종래 기술의 평탄화 방법에 있어서, 실리콘 질화막을 사용했을 경우에 비해 크게 향상된 연마선택비 특성때문에 셀 어레이부의 반도체기판을 충분히 보호할 수 있으므로 원하는 평탄화를 얻을 수 있다. 또한, 패드산화막이 반드시 필요하지 않다.