-
公开(公告)号：KR100211964B1
公开(公告)日：1999-08-02
申请号：KR1019960067576
申请日：1996-12-18
Applicant: 한국전자통신연구원
IPC: H01L27/085
CPC classification number: H01L29/4236 , H01L29/66795 , H01L29/7838
Abstract: 본 발명은 SOI(Silicon On Insulator) 구조를 이용한 소오스-표류영역-드레인이 수평으로 배치된 100V급 이상의 전계효과(field effect) 고압소자(high voltage device)를 제조하는데 있어서, 소자의 전류 누설을 방지하기 위한 것으로, SOI(Silicon On Insulator)의 구조를 가지는 기판상에 활성영역을 정의하는 수직격리 트랜치와, 상기 수직 격리 트랜치의 내측에 형성되는 수직격리 트랜치 산화막과, 상기 활성영역에 수평으로 형성된 소오스, 표류영역 및 드레인과, 상기 소오스와 표류영역의 경계부의 상측에 형성되는 수평 게이트를 포함하며, 상기 수평 게이트의 하측 기판내에 소정간격으로 이격되어 형성되며, 수직격리 트랜치의 게이트 산화막에 의해 기판과 절연되어 소정의 면적으로 형성되는 복수의 수직 트랜치 게이트를 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR1019990052174A
公开(公告)日：1999-07-05
申请号：KR1019970071623
申请日：1997-12-22
Applicant: 한국전자통신연구원
IPC: G01R23/00
Abstract: 본 발명은 주파수 계측기(Frequency Counter)에서 측정 하고자 하는 입력신호가 매우 짧은 동안에 입력되거나 간헐적으로 입력되는 경우(버스트 신호 또는 노이즈 신호)에 대해서도 이를 인지하여 계측할 수 있는 제어장치에 관한 것이다. 본 발명은 입력되는 신호의 측정 경로를 바꾸는 스윗치를 부착해서, 버스트 신호가 주파수 계측기에 들어오면 이 신호의 1개 주기를 추출할 수 있는 부가회로를 구성하였고, 이 신호를 CPU로 보내며, CPU는 이 주기가 존재하는 시간을 계수하여 이를 주파수로 표시할 수 있도록 하는 것이다.
-
公开(公告)号：KR100194636B1
公开(公告)日：1999-06-15
申请号：KR1019950053649
申请日：1995-12-21
Applicant: 한국전자통신연구원
IPC: H01M10/46
Abstract: 본 발명은 간단한 부가회로를 이용하여 한 개의 LED로 고속충전과 표준충전(여분충전) 및 충전 중이 아님(배터리의 접속 불량) 등 세 종류의 작동 상태를 표시하는 2단 충전장치의 작동상태 표시장치에 관한 것으로서, 그 특징은 2단 충전장치의 작동상태 표시장치에 있어서, 축전지에 접속되는 단자와 그라운드 단자에 접속되어 축전지가 접속불량인지 아닌지만을 감지하여 소정의 색상으로 표시하는 제1표시수단 및 전원과 고속충전 입력단과 그라운드에 접속되어 고속 충전인지 아닌지만을 감지하여 상기 제1표시수단과 다른 색깔로 표시하는 제1표시수단을 포함하며, 표준충전 중이면 상기 제1표시수단만 점등되고, 고속충전 중이면 상기 제1표시수단과 상기 제2표시수단이 둘 다 점등되고, 고속충전 중인데 축전지가 접속불량이면 상기 제2표시수단만 점등되고, 표준충전 중인데 축전지가 접속불량이면 상기 제1표시수단과 상기 제2표시수단이 둘 다 점등되지 않는 데에 있으므로, 상기와 같은 본 발명은 한 개의 LED만으로도 배터리를 충전할 때에 발생하기 쉬운 접속불량을 확실히 인지할 수 있으며 충전할 수 있는 시간이 충분할 때에는 표준 또는 여분 충전만하고 짧은 시간에 충전해야만 하는 경우는 고속 충전을 작동시킬 수 있는 등 작동 상태 표시를 보고 가시적인 판단으로 확실한 조작을 할 수 있으며 충전 배터리를 보호할 수 있는데에 그 효과가 있다.
-
公开(公告)号：KR100175535B1
公开(公告)日：1999-04-01
申请号：KR1019960064130
申请日：1996-12-11
Applicant: 한국전자통신연구원
IPC: H03J1/00
Abstract: 본 발명은 통상의 저 전력 CMOS 소자로 제작된 직접 디지탈 주파수 합성기(Direct Digital Frequency Synthesizer) 디바이스의 단점인 낮은 출력 주파수를 개선하여 고속 동작의 높은 출력 주파수를 얻을 수 있도록 하므로써, 높은 주파수(50MHz이상)의 합성이 가능하고, 주파수 해상도 및 위상과 주파수의 안정도를 향상시킬 수 있으며, 주파수 합성기의 디바이스 칩(Chip) 크기를 줄여서, 오늘날 이동통신 기기의 주파수 합성장치에 적합한 병렬 구조의 직접 디지탈 주파수 합성기에 관해 개시된다.
-
公开(公告)号：KR100175443B1
公开(公告)日：1999-04-01
申请号：KR1019950053690
申请日：1995-12-21
IPC: H03K17/00
Abstract: 본 발명은 휴대용 전자 기기의 전원을 온/오프(on/off)하기 위한 전원 스위치 회로에 관한 것으로, 한쪽 단자에는 제1전원이 연결되고 다른 쪽 단자에는 병렬연결되어 있는 저항과 커패시터를 통하여 제2전원과 연결되는데 제1스위치와; 상기 제1스위치의 한 단자에 연결된 제1전워이 자신의 드레인에 입력되는 제1트랜지스터와; 한쪽 단자에는 상기 제1전워이 통과하는 저항과 상기 제1트랜지스터의 게이트단 및 제2전원에 연결된 커패시터가 연결 되고 다른 쪽 단자에는 저항이 연결된 제2스위치와; 상기 제1트랜지스터의 소오스단에 연결되고, 그 입력이 상기 제1스위치의 한 단자로부터 입력되는 풀 업 트랜지스터와 풀 다운 트랜지스터로 구성된 제1인버터와; 상기 제1트랜지스터의 소오스단에 연결되고, 그 입력이 상기 제1인버터의 출력으로부터 입력되는 풀 업 트랜지스터와 풀 다운 트랜지스터로 구성된 제2인버터를 포함하여 구성되어, 온 스위치를 접속하는 경우에는 구동하고자 하는 전자 기기에 전원이 공급되어 상기 온 스위치를 개방하여도 계속적으로 전자기기에 전원이 공급되고, 오프 스위치를 접속하는 경우에는 전자 기기로부터 전원을 차단하여 오프시 발생하던 누설전류에 의한 전력의 소모를 방지할 수 있는 효과가 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019980043230A
公开(公告)日：1998-09-05
申请号：KR1019960061023
申请日：1996-12-02
Applicant: 한국전자통신연구원
IPC: H02J7/04
Abstract: 본 발명은 충전식 배터리 팩 내부에 충전상태를 감지하는 회로가 있고 표면에 충전상태를 표시하는 디스플레이 소자가 부착된 충전식 배터리 팩에 관한 것이다. 그 목적은 충전기를 이용하여 충전할 때는 충전전압을 나타내고, 충전식 배터리 팩의 유휴 상태에서는 자체전원을 이용하여 독자적으로 충전이 얼마나 되어 있는지를 용이하게 식별할 수 있도록 하는 배터리 팩을 제공함에 있다. 그 구성은 충전식 배터리 팩 내에 설치되어 충전상태를 나타내는 표시수단 및 충전식 배터리들로부터 전원을 공급받아 표시수단을 제어하는 제어수단으로 되어 있다.
-
公开(公告)号：KR1019980035946A
公开(公告)日：1998-08-05
申请号：KR1019960054404
申请日：1996-11-15
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: 본 발명은 소자의 동작내압과 신뢰성 개선을 위해 실리콘 반도체를 이용한 100V급 이상의 고압소자를 제조하기 위한 채널영역과 표류영역이 절연막으로 격리된 고내압 소자 및 그 제조방법에 관한 것으로서, 종래기술에서는 고압소자에서 드레인에 인가된 고전압을 소자 내부 및 외부의 낮은 배경전압에 대하여 전압항복(breakdown)없이 지탱시키기 위해 단순히 역바이어스된 pn 접합 만을 이용하거나, 좀 더 개선된 방법으로 소자 내부에 대해서는 pn 접합을 이용하되 외부에 대해서는 절연막을 이용하였다. 이를 개선하기 위해 본 발명은 소자의 외부는 물론 내부에까지 이 절연막 격리방법을 활용하여, 채널영역(channel region)과 표류영역(drift region) 사이에도 절연막의 벽을 형성해 줌으로써 소자 내부의 표류영역과 소오스 간의 전류단락(punch through)과 표류영역과 채널영역 간의 접합 전압항복을 방지할 수 있고, 드레인에서 소오스로 흐르는 누설전류의 발생을 억제하며, 그 흐름을 효과적으로 차단하여 소자의 동작내압과 신뢰성을 높일 수 있도록 한 것이다.
-
公开(公告)号：KR100138847B1
公开(公告)日：1998-07-01
申请号：KR1019940036375
申请日：1994-12-23
IPC: H04L25/08
Abstract: 본 발명은 종합정보 통신망용 반향제거 회로에 있어서 위상동기 회로의 위상보정시발생하는 비트 오류를 방지하기 위한 위상보상 장치 및 방법에 관한 것이다.
본 발명은 위상 보정시 나타나는 반향신호의 변화에 대하여 반향제거회로가 수렴할 수 있는 속도로 반향 추정치를 보상해 주는 것을 특징으로 하여, 간단한 회로를 이용하여 비트 오류를 방지할 수 있는 효과가 있다.-
公开(公告)号：KR1019980020690A
公开(公告)日：1998-06-25
申请号：KR1019960039264
申请日：1996-09-11
IPC: H04L12/43
Abstract: 본 발명은 동기식 다중화 구조에서 DS-1의 망 신호와 TUG-2의 시스템 신호를 동기시켜 송수신하기 위한 VC-11와 TUG-2의 통합 기능 실현장치에 관한 것으로서, 종래 기술에서 관련 회로가 복잡해지고, 칩의 면적이 많이 소요되었던 문제점을 해결하기 위해, 본 발명은 송신부 및 수신부에 각각 1개의 FIFO 버퍼만을 사용하여 망과 시스템간의 데이타를 변환하기 위해 그 송신 FIFO 버퍼의 입력이 1.544Mbps DS-1신호이고, 출력은 경로 오버헤드 및 포인터의 공간을 포함하고 있는 1.728 Mbps TU-11 프레임이며, 그 수신 FIFO 버퍼의 입력이 경로 오버헤드 및 포인터가 제거된 1.728Mbps TU-11신호이고, 출력은 1.544Mbps DS-1신호가 된다.
이와 같은 송수신 FIFO 버퍼는 각각 읽기클럭 발생부와 쓰기클럭 발생부에서 발생된 클럭에 따라 데이타가 입출력된다.
이러한 본 발명은 회로를 간단하게 하고, 칩의 면적도 감소할 수가 있는 것이다. -
-
-
-
-
-
-
-
-
Search Results
125
records
(took 0.023 seconds)
