公开(公告)号：US20060011712A1

公开(公告)日：2006-01-19

申请号：US11160887

申请日：2005-07-14

Applicant: Stefano Oggioni

Inventor： Stefano Oggioni

IPC: B23K31/02 ,  B23K35/12

CPC classification number: H01L21/6835 ,  B23K3/0623 ,  B23K2101/40 ,  B81C1/0038 ,  B81C2201/0197 ,  B81C2203/035 ,  H01L24/11 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05664 ,  H01L2224/11003 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01075 ,  H01L2924/01077 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/1461 ,  H05K3/3478 ,  H05K2203/0113 ,  H05K2203/0338 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: A method is provided for forming alloy deposits at selected areas on a receiving substrate, including providing a decal alloy carrier, having alloy loadable areas in selected positions thereof, the alloy loadable areas being adapted to being loaded with an alloy mass, mating the decal alloy carrier with the receiving substrate, so that the alloy loadable areas substantially correspond to the selected areas on the receiving substrate, and reflowing the solder alloy masses so as to cause transfer of the alloy from the alloy loadable areas to selected areas on the receiving substrate, such as solder-affine pads, while ensuring that the decal alloy carrier and the receiving substrate are kept in close contact one to another at least during the reflowing. The alloy loadable areas are preferrably recesses in the decal alloy carrier having flat bottoms, which results in relaxed alignment tolerances.

Abstract translation: 提供了一种用于在接收基板上的选定区域形成合金沉积物的方法，包括提供具有在其选定位置的合金可加载区域的贴花合金载体，合金可装载区域适于装载合金块，将该贴花合金 载体与接收基板接合，使得合金可加载区域基本上对应于接收基板上的选定区域，并且回流焊料合金块，以使合金从合金可加载区域转移到接收基板上的选定区域， 例如焊锡焊盘，同时确保贴合合金载体和接收基板至少在回流期间彼此保持紧密接触。 合金可加载区域在具有平坦底部的贴花合金载体中优选为凹陷，这导致松弛的对准公差。

公开(公告)号：US20050142846A1

公开(公告)日：2005-06-30

申请号：US11029220

申请日：2005-01-03

Applicant: Uri Frodis ,  Adam Cohen ,  Michael Lockard

Inventor： Uri Frodis ,  Adam Cohen ,  Michael Lockard

IPC: B05D1/38 ,  C08K3/00 ,  C25D3/30 ,  C25D3/38 ,  C25D3/48 ,  C25D5/02 ,  C25D5/10 ,  C25D21/12 ,  H01L21/288 ,  H01L21/301 ,  H01L21/302 ,  H01L21/4763 ,  H01L21/768

CPC classification number: C25D5/48 ,  B33Y10/00 ,  B81C1/00492 ,  B81C99/0065 ,  B81C2201/0104 ,  B81C2201/0197 ,  C25D1/00 ,  C25D1/003 ,  C25D5/022 ,  C25D5/10 ,  C25D21/12 ,  H01L21/2885 ,  H01L21/76885 ,  Y10T156/1052

Abstract: Some embodiments of the present invention provide processes and apparatus for electrochemically fabricating multilayer structures (e.g. mesoscale or microscale structures) with improved endpoint detection and parallelism maintenance for materials (e.g. layers) that are planarized during the electrochemical fabrication process. Some methods involve the use of a fixture during planarization that ensures that planarized planes of material are parallel to other deposited planes within a given tolerance. Some methods involve the use of an endpoint detection fixture that ensures precise heights of deposited materials relative to an initial surface of a substrate, relative to a first deposited layer, or relative to some other layer formed during the fabrication process. In some embodiments planarization may occur via lapping while other embodiments may use a diamond fly cutting machine.

Abstract translation: 本发明的一些实施例提供了用于电化学制造多层结构（例如中尺度或微结构）的方法和装置，其具有改进的端点检测和用于在电化学制造过程中被平坦化的材料（例如层）的并行维护。 一些方法涉及在平坦化期间使用夹具，其确保材料的平面化平面平行于给定公差内的其它沉积平面。 一些方法涉及使用端点检测夹具，其相对于第一沉积层或相对于在制造过程期间形成的一些其它层，相对于衬底的初始表面确保沉积材料的精确高度。 在一些实施例中，平面化可以通过研磨发生，而其他实施例可以使用金刚石切片机。

公开(公告)号：US20050136359A1

公开(公告)日：2005-06-23

申请号：US10742276

申请日：2003-12-19

Applicant: Michael Weisberg

Inventor： Michael Weisberg

IPC: B81C1/00 ,  G03F7/00

CPC classification number: G03F7/00 ,  B33Y10/00 ,  B81C1/00492 ,  B81C2201/0159 ,  B81C2201/0197 ,  G03F7/0035

Abstract: A method of creating a microelectromechanical systems (MEMS) device includes applying a layer of photoresist to a lower layer to create a multilayer MEMS device. The method includes transferring the layer of photoresist to the lower layer. The method can also include spincoating the photoresist onto a release layer, softbaking the spincoated photoresist to at least partially dry it, transferring the photoresist to form a layer of the multilayer MEMS device, and exposing the photoresist to light to crosslink it. The multilayer MEMS device includes a plurality of layers of photoresist.

Abstract translation: 创建微机电系统（MEMS）装置的方法包括将光致抗蚀剂层施加到下层以产生多层MEMS器件。 该方法包括将光致抗蚀剂层转移到下层。 该方法还可以包括将光致抗蚀剂旋涂到剥离层上，将旋涂的光致抗蚀剂软化至少部分地干燥，转移光致抗蚀剂以形成多层MEMS器件的层，并将光致抗蚀剂曝光以使其交联。 多层MEMS器件包括多层光致抗蚀剂。

公开(公告)号：US20040065553A1

公开(公告)日：2004-04-08

申请号：US10677549

申请日：2003-10-01

Applicant: University of Southern California

Inventor： Adam L. Cohen

IPC: C25D005/02

CPC classification number: C25D5/10 ,  B33Y10/00 ,  B33Y70/00 ,  B81C1/00126 ,  B81C2201/0181 ,  B81C2201/0197 ,  B81C2201/032 ,  C25D1/00 ,  C25D1/003 ,  C25D5/022 ,  C25D5/12 ,  C25D5/22 ,  C25D17/06 ,  H01L21/2885 ,  H05K3/241 ,  Y10T428/12486 ,  Y10T428/239

Abstract: An electroplating method that includes: a) contacting a first substrate with a first article, which includes a substrate and a conformable mask disposed in a pattern on the substrate; b) electroplating a first metal from a source of metal ions onto the first substrate in a first pattern, the first pattern corresponding to the complement of the conformable mask pattern; and c) removing the first article from the first substrate, is disclosed. Electroplating articles and electroplating apparatus are also disclosed.

Abstract translation: 一种电镀方法，包括：a）使第一衬底与第一制品接触，所述第一制品包括衬底和以衬底形式设置的贴合掩模; b）以第一图案将来自金属离子源的第一金属电镀到所述第一基板上，所述第一图案对应于所述适形掩模图案的所述补体; 和c）从第一基板上去除第一制品。 还公开了电镀制品和电镀装置。

公开(公告)号：US4665610A

公开(公告)日：1987-05-19

申请号：US725984

申请日：1985-04-22

Applicant: Phillip W. Barth

Inventor： Phillip W. Barth

IPC: B81B3/00 ,  G01L9/00 ,  H01G7/00

CPC classification number: B81C1/00158 ,  G01L9/0042 ,  G01L9/0073 ,  B81B2201/0235 ,  B81B2203/0118 ,  B81B2203/0361 ,  B81C2201/0197 ,  Y10S148/159

Abstract: A semiconductor pressure transducer includes a silicon substrate, a recessed portion in a major surface of the substrate, and a multiple level diaphragm overlying the recessed portion. A selectively etchable spacer material is employed when fabricating the diaphragm by forming successive layers of diaphragm material over the spacer material. Holes through the diaphragm are filled with the selectively etchable material thereby allowing the etching of the spacer material. Support posts can be provided in the recessed portion to help support the diaphragm.

Abstract translation: 半导体压力传感器包括硅衬底，衬底的主表面中的凹陷部分和覆盖凹部的多层膜片。 当通过在间隔材料上形成连续的隔膜材料层来制造隔膜时，采用选择性可蚀刻间隔物材料。 通过隔膜的孔填充有可选择的可蚀刻材料，从而允许蚀刻间隔物材料。 可以在凹部中提供支撑柱，以帮助支撑隔膜。

公开(公告)号：KR1020160070073A

公开(公告)日：2016-06-17

申请号：KR1020167009705

申请日：2014-09-08

Applicant: 그리피스 유니버시티

Inventor： 이아코피,프란체스카 ,  아메드,모신 ,  쿠닝,벤자민,보한

IPC: C01B31/04 ,  C30B1/10 ,  C30B29/02 ,  H01L21/00

CPC classification number: C30B1/026 ,  B81C1/0038 ,  B81C2201/0197 ,  C01B32/184 ,  C01B32/188 ,  C30B1/10 ,  C30B29/02 ,  H01L21/00 ,  H01L21/02381 ,  H01L21/02447 ,  H01L21/02491 ,  H01L21/02527 ,  H01L21/02614

Abstract: 본발명은그래핀의형성방법에관한것으로서, 이방법은적어도 1종의제1 금속및 적어도 1종의제2 금속을포함하는적어도 2종의금속을탄화규소(SiC)의표면상에증착하는단계; 및 SiC 및제1 금속및 제2 금속을가열하는단계로서, 적어도 1종의제1 금속이탄화규소의실리콘과반응하는것을유도하여탄소및 적어도 1종의안정한실리사이드(silicide)를형성하고, 적어도 1종의안정한실리사이드및 적어도 1종의제2 금속에대한탄소의용해도가충분히낮아서, 실리사이드반응에의해생성된탄소가 SiC 상에그래핀층을형성하는조건에서, SiC 및제1 금속및 제2 금속을가열하는단계;를포함한다.

公开(公告)号：KR1020150038131A

公开(公告)日：2015-04-08

申请号：KR1020157004232

申请日：2013-07-18

Applicant: 오스람 오엘이디 게엠베하

Inventor： 랑,에르빈 ,  로이쉬,틸로 ,  슈밤프,필리프

IPC: H01L23/00 ,  H01L51/52 ,  H01L51/44

CPC classification number: H01L51/5253 ,  B81C1/00269 ,  B81C2201/0197 ,  B81C2203/0118 ,  B81C2203/031 ,  C23C16/45529 ,  H01L23/564 ,  H01L51/448 ,  H01L51/524 ,  H01L2924/0002 ,  H05K5/065 ,  Y02E10/549 ,  Y02P70/521 ,  Y10T428/13 ,  H01L2924/00

Abstract: 본발명은, 다양한실시예들에서, 하나이상의 ALD 전구체(302) 및/또는하나이상의 MLD 전구체(302)가커버된제 1 캐리어(102); 및제 1 캐리어(102)의 ALD 전구체(302) 및/또는 MLD 전구체(302)에상보적인하나이상의 ALD 전구체(304) 및/또는하나이상의 MLD 전구체(304)가커버된제 2 캐리어(104)를포함하며, 제 1 캐리어(102)는제 1 캐리어(102)의 ALD 전구체(302)와제 2 캐리어(104)의 ALD 전구체(304) 사이에서또는제 1 캐리어(102)의 MLD 전구체(302)와제 2 캐리어(104)의 MLD 전구체(304) 사이에서원자결합(118)에의해제 2 캐리어(104)에적어도부분적으로결합되어 ALD 층(118) 또는 MLD 층(118)이형성되는, 장치에관한것이다.

Abstract translation: 装置可以包括覆盖有至少一个ALD前体和/或至少一个MLD前体的第一载体，以及覆盖有至少一个ALD前体和/或与ALD互补的至少一个MLD前体的第二载体 前体和/或第一载体的MLD前体。 第一载体至少部分地通过第一载体的ALD前体与第二载体的ALD前体之间的原子键或第一载体的MLD前体与第二载体的MLD前体之间的原子键连接在第二载体上 这样形成ALD层或MLD层。

公开(公告)号：KR101177586B1

公开(公告)日：2012-09-07

申请号：KR1020067015149

申请日：2005-01-03

Applicant: 마이크로패브리카 인크.

Inventor： 쿠마르,아나다,에이치. ,  코헨,아담,엘. ,  로카르드,마이클,에스.

IPC: H01L21/304

CPC classification number: C25D5/48 ,  B33Y10/00 ,  B81C1/00492 ,  B81C99/0065 ,  B81C2201/0104 ,  B81C2201/0197 ,  C25D1/00 ,  C25D1/003 ,  C25D5/022 ,  C25D5/10 ,  C25D21/12 ,  H01L21/2885 ,  H01L21/76885 ,  Y10T156/1052

Abstract: 본 발명의 실시예는 전기 화학적 제조 프로세스 동안 편평해진 재료 (예를 들어, 층)에 대한 엔드포인트 검출과 평행성 유지가 개선된 다중 층 구조물 (예를 들어, 메소스케일 또는 마이크로스케일 구조물)을 전기 화학적으로 제조하기 위한 프로세스 및 장치를 제공한다. 몇 방법들은 임의의 허용 오차 내에서 평탄해진 재료의 면이 다른 적층된 면에 평행한 것을 확실히 하는 평탄화 동안 고정구를 이용한다. 몇 방법은 기판의 초기 표면에 대해, 제1 적층에 대해, 또는 제조 프로세스 동안 형성된 다른 층에 대해 적층 재료의 정밀한 높이를 보장하는 엔드포인트 검출 고정구를 이용한다. 몇 실시예에서는 평탄화가 래핑으로 이루어지고 다른 실시예에서는 다이아몬드 플라이 커팅 머신을 이용한다.
전기 화학적 제조, 다중 층 구조물, 고정구, 플라이 커팅, 평탄화 동작, 엔드포인트 검출

Abstract translation: 本发明的一些实施例提供了用于电化学制造多层结构（例如中尺度或微结构）的方法和装置，其具有改进的端点检测和用于在电化学制造过程中被平坦化的材料（例如层）的并行维护。 一些方法涉及在平坦化期间使用夹具，其确保材料的平面化平面平行于给定公差内的其它沉积平面。 一些方法涉及使用端点检测夹具，其相对于第一沉积层或相对于在制造过程期间形成的一些其它层，相对于衬底的初始表面确保沉积材料的精确高度。 在一些实施例中，平面化可以通过研磨发生，而其他实施例可以使用金刚石切片机。

公开(公告)号：KR100397227B1

公开(公告)日：2003-09-13

申请号：KR1019997009072

申请日：1998-04-03

Applicant: 유니버시티 오브 써던 캘리포니아

Inventor： 코헨아담엘.

IPC: C25D5/02

CPC classification number: C25D5/10 ,  B33Y10/00 ,  B33Y70/00 ,  B81C1/00126 ,  B81C2201/0181 ,  B81C2201/0197 ,  B81C2201/032 ,  C25D1/00 ,  C25D1/003 ,  C25D5/022 ,  C25D5/12 ,  C25D5/22 ,  C25D17/06 ,  H01L21/2885 ,  H05K3/241 ,  Y10T428/12486 ,  Y10T428/239

Abstract: a) 제1기판(2)을 기판 및 기판에 소정의 패턴으로 배치된 정합가능한 마스크를 포함하는 제1전기도금 물품(4)에 접촉시키는 단계와, b) 금속이온의 소스인 전기도금조(58)로부터 제1금속을 정합가능한 마스크 패턴의 보충물에 대응하는 제1패턴으로 제1기판 상에 전기도금하는 단계와, c) 제1기판으로 부터 제1물품을 제거하는 단계를 포함하는 전기화학적 제조방법이 개시된다. 이 방법은 소형화된 디바이스의 미세구조에 사용될 수 있다. 전기도금 물품들 및 전기도금 장치들 또한 개시된다.

Abstract translation: 一种电镀方法，包括：a）使第一衬底与第一制品接触，所述第一制品包括衬底和以衬底形式设置的贴合掩模; b）以第一图案将来自金属离子源的第一金属电镀到所述第一基板上，所述第一图案对应于所述适形掩模图案的所述补体; 和c）从第一基板上去除第一制品。 还公开了电镀制品和电镀装置。

公开(公告)号：WO2016139042A1

公开(公告)日：2016-09-09

申请号：PCT/EP2016/052964

申请日：2016-02-12

Applicant: SONY DADC AUSTRIA AG ,  SONY EUROPE LIMITED

Inventor： BOROVIC, Dario ,  UMUNDUM, Thomas

IPC: B01L3/00

CPC classification number: B01L3/502707 ,  B01L2300/0887 ,  B01L2300/163 ,  B29C65/02 ,  B29C65/4895 ,  B29C65/5057 ,  B29C66/026 ,  B29C66/112 ,  B29C66/114 ,  B29C66/1142 ,  B29C66/53461 ,  B29C66/5412 ,  B29C66/71 ,  B29C66/73118 ,  B29L2031/756 ,  B81B2201/051 ,  B81B2203/0127 ,  B81C1/00119 ,  B81C2201/0197 ,  B81C2203/037 ,  C12M23/16 ,  B29K2069/00 ,  B29K2023/38 ,  B29K2033/12 ,  B29K2067/003 ,  B29K2077/00 ,  B29K2025/06

Abstract: A microfluidic device includes first and second outer layers each having one or more microfluidic formations and an intermediate layer bonded between the first and second outer layers; in which the glass transition temperature of the first outer layer is higher than the glass transition temperature of the second outer layer.

Abstract translation: 微流体装置包括每个具有一个或多个微流体结构的第一和第二外层以及结合在第一和第二外层之间的中间层; 其中第一外层的玻璃化转变温度高于第二外层的玻璃化转变温度。