-
公开(公告)号：KR1020060012944A
公开(公告)日：2006-02-09
申请号：KR1020040061673
申请日：2004-08-05
Applicant: 한국전자통신연구원
IPC: H03B28/00
CPC classification number: H03B28/00 , G06F1/0328 , G06F1/0342 , G06F1/0356
Abstract: 본 발명은 디지털 사인 파형을 생성하는 수치 제어 발진 장치에 관한 것으로, 위상 증가분을 입력받아 사인값에 해당되는 신호와 동일하게 선형적으로 증가하는 위상값을 출력하는 위상 누산부; 위상값에 해당하는 사인값이 기 저장되어 있어 상기 입력되는 위상값에 해당하는 사인 파형 출력 주파수를 출력하는 사인 룩업 테이블; 및 상기 위상 누산부로부터 입력받은 상기 위상값에 대하여 상기 위상 누산부의 출력비트와 상기 사인 룩업 테이블의 입력비트를 맞추기 위한 잘라버림에 의하여 발생하는 위상 오차를 사전에 보상하는 라운딩 처리를 수행하여 상기 사인 룩업 테이블로 출력하는 라운딩 처리부로 구성된다. 따라서, 주파수 해상도를 개선하고 출력 스펙트럼상에서 위상 잘라버림의 효과를 감소시킬 수 있다.
-
公开(公告)号：KR1020020053978A
公开(公告)日：2002-07-06
申请号：KR1020000082253
申请日：2000-12-26
Applicant: 한국전자통신연구원
IPC: H04B1/16
CPC classification number: H04L5/06 , H04B1/7115
Abstract: PURPOSE: A carrier separating apparatus and method of a multi-carrier radio communication receiving system are provided to reduce the number of quantizers by separating carriers after its quantization, and easily control power of a carrier by equalizing a frequency power of each carrier by rendering the number of frequency down adjustments to be the same. CONSTITUTION: An internal oscillation(NCO) block(210) generates internal multi-carriers in order to separate the multi-carriers from a received signal. A multiplier block(240) down-converts each of the multi-carriers generated by the internal oscillation(NCO) block(210) and moves them to a frequency of 0. A low frequency band pass filter block(250) filters each carrier moved to the frequency of 0 by the multiplier block(240) to a low frequency pass band to delete information of an unnecessary band and provides its own carrier information as an input of a rake receiver(300).
Abstract translation: 目的：提供一种多载波无线电通信接收系统的载波分离装置和方法，通过在量化后分离载波来减少量化器的数量，并且通过使每个载波的频率功率均衡，容易地控制载波的功率 频率下降调整数相同。 构成：内部振荡（NCO）块（210）产生内部多载波，以便将多载波与接收信号分离。 乘法器块（240）对由内部振荡（NCO）块（210）产生的多个载波进行下变频，并将它们移动到0的频率。低频带通滤波器块（250）对每个载波移动 通过乘法器块（240）将频率为0的频率转换为低频通带，以删除不需要的频带的信息，并提供其自己的载波信息作为前置雷达接收机（300）的输入。
-
公开(公告)号：KR100322473B1
公开(公告)日：2002-02-07
申请号：KR1019990051589
申请日：1999-11-19
Applicant: 한국전자통신연구원
IPC: H04L27/20
CPC classification number: H04L27/2071
Abstract: 본발명은단일필터구조에서 4개의 1 비트입력 1:4 인터폴레이션 FIR 필터연산을동시에처리하는 FIR 필터 2개를사용하여 4 채널용멀티비트입력에프아이알필터를구현한 QPSK 변조장치에관한것이다. 이러한 4 채널용멀티비트입력에프아이알필터를이용한직각위상천이키잉변조장치는, 4 채널로부터각각입력되는 1 비트데이터들을분기하여의사잡음확산시켜서 8개의 1비트데이터를생성하는의사잡음확산수단과, 상기 8개의 1비트데이터를입력받아펄스성형을위한필터링을수행하는 FIR 필터링수단과, 상기 FIR 필터링수단에서필터링된출력들에각 채널별이득을곱하여 n비트의데이터를출력하는승산수단과, 상기승산수단에서출력되는 n비트데이터를직교위상천이키잉변조하여 I채널신호와 Q채널신호를출력하는가산수단을포함한것을특징으로한다.
-
公开(公告)号：KR1019990033431A
公开(公告)日：1999-05-15
申请号：KR1019970054788
申请日：1997-10-24
Applicant: 한국전자통신연구원
IPC: H04L9/06
Abstract: 본 발명은 병렬 길쌈 부호화기를 사용한 채널 부호기 설계방법에 관한 것으로서, 프레임 데이터를 보관하는 램(RAM)을 사용하지 않고 프레임 입력 데이터 레지스터에 데이터가 입력됨과 동시에 병렬 길쌈 부호화기를 사용하여 인코딩하고, 인터리버 RAM 2개를 교대로 사용하여 인터리빙을 처리하는 새로운 채널 부호기 설계방법을 제공함으로써, 제한 요소로 작용되었던 인코더 입력 버퍼 램(ERAM)을 판독(Read)하면서 길쌈 부호화를 수행하고 있는 동안에는 마이크로 컨트롤러가 프레임 입력 데이터 레지스터에 입력 데이터를 저장할 수 없는 제한을 해결할 수 있음에 따라 데이터 요청 인터럽트의 위치를 옵셋을 주어 조정하여야 하는 추가적인 제어가 불필요하고, 마이크로 컨트롤러가 마진을 가지고 충분한 시간에 프레임 입력 데이터 레지스터의 엑세스� � 가능하며, ERAM 기록 어드레스 제어 회로와 Read 어드레스 제어 회로가 더 이상 필요치 않게 되었으며, 타이밍 제어가 간단하여 제어 로직 설계가 쉬운 효과를 가진다.
-
125.发明授权
-
Patent Agency Ranking126.发明授权
公开(公告)号：KR1019970002955B1
公开(公告)日：1997-03-13
申请号：KR1019940007769
申请日：1994-04-13
Applicant: 한국전자통신연구원
IPC: H04L27/18
Abstract: A finite impulse response filter in phase-modulated systems is provided, wherein in a finite impulse response (FIR) filter including a frequency demultiplier (54), a first and a second shift register (44, 45), an adder (52), and a register (53), an improvement includes a T/2N+log2N bit 4:1 multiplexer (48) for producing an address for reading an integrating coefficient, a ROM (49) for producing a stored integrating coefficient at a position assigned by the address, and a first and a second register (39, 40) for storing output integrating coefficients in two stages in sequence to producing two data by means of the adder (52), wherein the capacity of the ROM for storing the integrating coefficients may be reduced half, thereby minimizing the FIR filter, consumption of electric power and the size of chip.
Abstract translation: 提供了一种在相位调制系统中的有限脉冲响应滤波器，其中在包括分频器（54），第一和第二移位寄存器（44,45）的有限脉冲响应（FIR）滤波器中，加法器（52） 和寄存器（53），改进包括用于产生用于读取积分系数的地址的T / 2N + log2N位4：1多路复用器（48），用于产生存储的积分系数的ROM（49） 地址，以及用于按照两个级序存储输出积分系数的第一和第二寄存器（39,40），以通过加法器（52）产生两个数据，其中用于存储积分系数的ROM的容量可以 减少一半，从而最小化FIR滤波器，消耗电力和芯片尺寸。
-
-
128.发明公开위상 변조 방식 시스템의 유한 임펄스 응답 필터 회로(The Finite Impulse Response filter in Phase-modulated systems) 失效相位调制系统（相位调制系统）的有限脉冲响应滤波器电路
公开(公告)号：KR1019950030554A
公开(公告)日：1995-11-24
申请号：KR1019940007769
申请日：1994-04-13
Applicant: 한국전자통신연구원
IPC: H04L27/18
Abstract: QPSK(quadrature phase shiht keying)방식이나 OQPSK(offset QP-SK)방식의 1:N 인터플레이션 FIR(finite impulse response) 필터를 구현하는데 있어서, 다중화된 FIR 필터 입력방식과 선택된 계수그룹과 발생 가능한 모든 필터 입력데이타를 미리 승산하고 적산하여 저장시킨 적산계수 ROM어드레싱방식을 사용한 종래의 방식에 필터계수의 대칭성을 이용하여, 적산계수를 저장하는 ROM(49)으로 멀티플렉서(48)에 의해 다중화된 T/2N+log2N 비트를 어드레스로서 제공하고, ROM(49)으로부터 출력되는 데이타를 두 개의 레지스터(50,51)에 2단으로 저장하여 가산한 후 소정의 출력 비트로 출력함으로써, 적산계수 ROM의 용량을 절반으로 줄인 새로운 FIR 필터 구현방식을 고안하여 그 회로구성을 극소화하고, 전력소모 및 칩의 크기를 최소화한다.
-
公开(公告)号：KR1019930001227A
公开(公告)日：1993-01-16
申请号：KR1019910010395
申请日：1991-06-22
IPC: G11C11/407
Abstract: 내용 없음
-
-
-
-
-
-
-
-
-
Search Results
169
records
(took 0.021 seconds)
