-
公开(公告)号：FR3151417A1
公开(公告)日：2025-01-24
申请号：FR2307762
申请日：2023-07-20
Applicant: ST MICROELECTRONICS INT NV
Inventor： BENHAMMADI JAWAD
Abstract: Procédé de sécurisation de programmes dans une mémoire La présente description concerne un procédé de sécurisation de programmes dans une mémoire (104), comprenant une écriture d’un programme de démarrage (iROT) dans une première zone de ladite mémoire (104); une écriture d’au moins un programme additionnel (uROT, Secure OS, Applications) dans au moins une deuxième zone de ladite mémoire (104) ; une protection en écriture (Write protection) des premières et deuxièmes zones en modifiant une ou plusieurs valeurs d’un premier registre (WRPSG1/2) ; et une interdiction de modifier lesdites une ou plusieurs valeurs du premier registre (WRPSG1/2) lorsqu’elles sont associées à un état de protection en écriture de la première zone. Figure pour l'abrégé : Fig. 3
-
公开(公告)号：FR3151163A1
公开(公告)日：2025-01-17
申请号：FR2307446
申请日：2023-07-11
Applicant: ST MICROELECTRONICS INT NV
Inventor： CLAVERIE-BELLIARD ISABELLE
IPC: H03K17/10
Abstract: Le circuit intégré comporte : - un terminal (IO_CC_PIN) configuré pour recevoir un signal (V_CC) à un niveau de tension nominal (Vnml) pouvant s’élever jusqu’à un niveau de tension maximal (Vmax) ; - un circuit de sortie comportant un premier transistor (TPcd) et un deuxième transistor (TPcs) couplés en série entre le terminal (IO_CC_PIN) et un étage de sortie (Ra, Rb, Nout) ; - un circuit de protection configuré pour générer une première tension (V_CASCd) commandant le premier transistor, et une deuxième tension (V_CASCs) commandant le deuxième transistor, de sorte que : -- dans un état activé (ON), la première tension (V_CASCd) et la deuxième tension (V_CASCs) sont obtenues par une division du niveau de tension dudit terminal (V_CC), -- dans un état désactivé (OFF), la première tension (V_CASCd) est obtenue par le niveau de tension dudit terminal (V_CC), et la deuxième tension (V_CASCs) est obtenue par le niveau d’une tension de commande (V_CASC) ôtée d’une tension de seuil d’un transistor de protection (TNc). Figure pour l’abrégé : Fig 1
-
公开(公告)号：FR3151162A1
公开(公告)日：2025-01-17
申请号：FR2307361
申请日：2023-07-10
Applicant: ST MICROELECTRONICS INT NV
Inventor： MICHAL VRATISLAV
IPC: H02M3/04
Abstract: Circuit de conversion d'alimentation DC/DC La présente description concerne un circuit de conversion de puissance comprenant : un premier nœud configuré pour recevoir une première tension référencée à un deuxième nœud configuré pour être couplé à un potentiel de référence ; un premier convertisseur de puissance couplant le premier nœud à un troisième nœud ; un second convertisseur de puissance couplant un quatrième nœud à un nœud de sortie ; un premier condensateur couplant le troisième nœud au quatrième nœud ; un premier commutateur connectant le nœud de sortie au premier nœud et un commutateur de sortie configuré pour connecter le nœud de sortie à une charge. Figure pour l'abrégé : Fig. 3
-
公开(公告)号：FR3150667A1
公开(公告)日：2025-01-03
申请号：FR2306702
申请日：2023-06-27
Applicant: ST MICROELECTRONICS INT NV
Inventor： DUCREY STEPHANE , BINI JEAN-CLAUDE
IPC: H03K19/003 , G06F1/04 , H03K19/007
Abstract: Circuit électronique La présente description concerne un circuit électronique (100) comprenant un bloc générateur de signal d’horloge de référence (106) et des blocs fonctionnels (102, 104, 240) ; le circuit étant configuré pour réinitialiser uniquement ledit bloc générateur (106) lorsqu’un défaut sur un signal (OscClk) issu d’un générateur de fréquence de référence (202) du bloc générateur est détecté. Figure pour l'abrégé : Fig. 2
-
135.发明专利
公开(公告)号：FR3150345A1
公开(公告)日：2024-12-27
申请号：FR2306637
申请日：2023-06-26
Applicant: ST MICROELECTRONICS INT NV
Inventor： MARZAKI ABDERREZAK , VILLARET ALEXANDRE
IPC: H01L29/72 , H01L21/331
Abstract: Circuit intégré comportant un substrat (STI) ayant une face avant (FA), et au moins un élément capacitif (LCAP) comportant, sur une surface au niveau de la face avant (FA), un empilement d’une première armature conductrice (E1) comportant une couche de métal de grille (TIN) située sur une couche de matériau à grande constante diélectrique « grande-κ » (HK), d’une région d’interface diélectrique (HTO1, HVO) sur la première armature conductrice (E1), et d’une deuxième armature conductrice (E2) sur la région diélectrique (HTO1, HVO). Figure pour l’abrégé : Fig 1
-
Patent Agency Ranking
公开(公告)号：FR3148840A1
公开(公告)日：2024-11-22
申请号：FR2304948
申请日：2023-05-17
Applicant: ST MICROELECTRONICS INT NV
Inventor： PEROTTO THOMAS , MILANETTO CHARLOTTE
IPC: G01D5/36
Abstract: Dispositif de capture de proximité La présente description concerne un dispositif de capture de proximité (300) comprenant :- un capteur de proximité (302) comprenant un émetteur de lumière (110), un détecteur de lumière (120) comportant une première photodiode (320) adaptée à générer un premier signal (SPDr), et une deuxième photodiode (310) adaptée à générer un deuxième signal (SPDt), la deuxième photodiode et l’émetteur de lumière étant séparés de la première photodiode par un séparateur (145) ; et- un circuit de sélection (330) adapté à comparer le premier signal (SPDr) et le deuxième signal (SPDt) et à sélectionner un signal parmi lesdits premier et deuxième signaux en fonction de la comparaison réalisée. Figure pour l'abrégé : Fig. 3A
-
公开(公告)号：FR3069121B1
公开(公告)日：2020-01-24
申请号：FR1756565
申请日：2017-07-11
Inventor： URARD PASCAL , CACHO FLORIAN , HUARD VINCENT , TRIPATHI ALOK KUMAR
IPC: H03K19/007 , G11C11/34 , H03K19/20
Abstract: L'invention concerne une bascule comprenant : une entrée de données (D) et une entrée (104) d'horloge (CLK) ; des entrée (TI) et sortie (TQ) de chaîne de test ; un circuit de surveillance (106) adapté à générer une alerte (F) si le temps entre l'arrivée d'une donnée et un front de l'horloge est inférieur à un seuil ; et un circuit de transmission d'alerte (204), adapté à, pendant une période de surveillance, appliquer un niveau d'alerte sur la sortie (TQ) de chaîne de test en cas d'alerte générée par le circuit de surveillance, et à appliquer le niveau d'alerte sur la sortie de chaîne de test lorsqu'un niveau d'alerte est reçu à l'entrée (TI) de chaîne de test.
-
138.发明专利
公开(公告)号：BRPI0714852B1
公开(公告)日：2019-12-17
申请号：BRPI0714852
申请日：2007-08-31
Applicant: ST MICROELECTRONICS INT NV
Inventor： DI MAGGIO LUIGI , GUIDOBALDI CORRADO
Abstract: método para acessar um serviço adicional provido por um applet de um conjunto de rotinas de um cartao de ic. a presente invenção se refere a um método para selecionar um ou mais serviços adicionais em um equipamento móvel (1), do tipo que compreende meios para discar um número com o objetivo de estabelecer uma comunicação, os serviços adicionais sendo proporcionados por um cartão de ic (3), disponibilizado no equipamento móvel (1), o método compreendendo as etapas de:- comparar um número discado com um ou mais números de serviços armazenados no dito cartão de ic (3) e associados aos ditos serviços adicionais; - encerrar o dito estabelecimento de uma comunicação telefônica; e - acionar um serviço adicional correspondente ao dito número discado. as fases de encerramento e acionamento são executadas quando a fase comparação resultar no fato de que o número discado se iguala a um dos números de serviços; e pelo menos um dos serviços adicionais proporciona. a exibição de um submenu no equipamento móvel, incluindo uma pluralidade de entradas de aplicação associadas a um ou mais serviços adicionais.
-
公开(公告)号：FR3035280A1
公开(公告)日：2016-10-21
申请号：FR1553240
申请日：2015-04-14
Applicant: ST MICROELECTRONICS INT NV
Inventor： ARNO PATRIK , CIROT ERIC
Abstract: L'invention concerne un circuit de commande d'un transistor principal (MP, MN) d'un convertisseur continu-continu comportant : au moins deux transistors d'un premier type (P1, P2) connectés en série entre une première borne (12) d'application d'une tension continue (Vdd) et une grille du transistor principal ; au moins deux transistors d'un deuxième type (N1, N2) connectés en série entre ladite grille et une deuxième borne (14) d'application de la tension continue ; et au moins un élément capacitif (CT) connectant les points milieux respectifs (44, 46) entre les transistors du premier type et du deuxième type.
-
公开(公告)号：FR3025921A1
公开(公告)日：2016-03-18
申请号：FR1458632
申请日：2014-09-15
Applicant: ST MICROELECTRONICS INT NV
Inventor： NEBON JEROME , PERMEZEL JEAN-MARIE
IPC: G09G3/32
Abstract: Procédé de détermination d'une fréquence de rafraîchissement d'une matrice de pixels actifs OLED (MPA) comprenant : - une commande simultanée à un premier instant d'un premier circuit de contrôle factice (CCF1) et d'un deuxième circuit de contrôle factice (CCF2), - la commande du premier circuit comportant une application d'une première tension en entrée (E1) du circuit, - la commande du deuxième circuit comportant une application de la première tension en entrée (E2) du circuit puis le placement du deuxième circuit dans un état fuiteux, - une détermination de la durée séparant le premier instant d'un deuxième instant où la différence entre la première et la deuxième tension de sortie de chaque circuit atteint un seuil, de façon à en déduire la fréquence de rafraîchissement (F). L'invention concerne également le dispositif correspondant.
-
-
-
-
-
-
-
-
-
Search Results
140
records
(took 0.025 seconds)
