公开(公告)号：ES2381432T3

公开(公告)日：2012-05-28

申请号：ES09714687

申请日：2009-02-17

Applicant: IBM

Inventor： GREINER DAN ,  HELLER LISA ,  OSISEK DAMIAN ,  PFEFFER ERWIN

IPC: G06F12/10

Abstract: Procedimiento para la calificación de una excepción de traducción en una función de traducción dinamica de direcciones, capaz de traducir una dirección virtual a una dirección traducida de un bloque de datos en el almacenamiento (208) principal en un sistema (200) informatico, comprendiendo el procedimiento: obtener una dirección virtual a traducir; traducir dinamicamente la dirección virtual a una dirección real o absoluta de un bloque de datos deseado en el almacenamiento principal; y en respuesta a un evento de interrupción de excepción de traducción que ha ocurrido durante la traducción dinamica de direcciones de la dirección virtual, almacenar en un calificador de excepción de traducción, bits para indicar que dicha excepción de traducción era una de entre una excepción OAT de servidor, que ha ocurrido mientras se ejecutaba un programa de servidor, y una excepción OAT de servidor que ha ocurrido mientras se ejecutaba un programa de cliente; y caracterizado por almacenar en dicho calificador de excepción de traducción bits para indicar cualquiera de entre un tamafo de un marco de cliente al que pertenece dicha excepción OAT de servidor, y un tamafo de un marco de servidor a ser asignado para respaldar dicho marco de cliente

公开(公告)号：AT551653T

公开(公告)日：2012-04-15

申请号：AT09700560

申请日：2009-01-05

Applicant: IBM

Inventor： GREINER DAN ,  GAINEY JR ,  HELLER LISA ,  OSISEK DAMIAN ,  SLEGEL TIMOTHY ,  SITTMANN III

IPC: G06F12/14 ,  G06F9/30 ,  G06F12/10

Abstract: What is disclosed is a set key and clear frame management function defined for a machine architecture of a computer system. In one embodiment, a machine instruction is obtained which identifies a first and second general register. Obtained from the first general register is a frame size field indicating whether a storage frame is one of a small block or a large block of data. Obtained from the second general register is an operand address of a storage frame upon which the instruction is to be performed. If the storage frame is a small block, the instruction is performed only on the small block. If the indicated storage frame is a large block of data, an operand address of an initial first block of data within the large block of data is obtained from the second general register. The frame management instruction is performed on all blocks starting from the initial first block.

公开(公告)号：AT551652T

公开(公告)日：2012-04-15

申请号：AT09714687

申请日：2009-02-17

Applicant: IBM

Inventor： GREINER DAN ,  HELLER LISA ,  OSISEK DAMIAN ,  PFEFFER ERWIN

IPC: G06F12/10

Abstract: An enhanced dynamic address translation facility product is created such that, in one embodiment, a virtual address to be translated and an initial origin address of a translation table of the hierarchy of translation tables are obtained. Dynamic address translation of the virtual address proceeds. In response to a translation interruption having occurred during dynamic address translation, bits are stored in a translation exception qualifier (TXQ) field to indicate that the exception was either a host DAT exception having occurred while running a host program or a host DAT exception having occurred while running a guest program. The TXQ is further capable of indicating that the exception was associated with a host virtual address derived from a guest page frame real address or a guest segment frame absolute address. The TXQ is further capable of indicating that a larger or smaller host frame size is preferred to back a guest frame.

公开(公告)号：ES2359893T3

公开(公告)日：2011-05-27

申请号：ES05108507

申请日：2004-05-06

Applicant: IBM

Inventor： SLEGEL TIMOTHY ,  HELLER LISA ,  PFEFFER ERWIN ,  PLAMBECK KENNETH

IPC: G06F12/10 ,  G06F9/30 ,  G06F9/312 ,  G06F9/38 ,  G06F12/08

Abstract: Un método para borrar elementos de memorias intermedias de traducción de direcciones en un sistema informático (300), comprendiendo el sistema informático una o más tablas de traducción de direcciones que facilitan información de traducción para traducir direcciones virtuales a las direcciones de la memoria, cada elemento de memoria intermedia de traducción de direcciones llevando dinámicamente en memoria caché información de traducción de direcciones, comprendiendo el método los pasos de: determinar a partir de un código de operación de una instrucción ejecutable por máquina que tiene que ser ejecutada que la instrucción está configurada para iniciar la ejecución de una operación de borrado; ejecutar la instrucción, caracterizado este paso de ejecutar porque comprende los pasos de: basándose en la primera dirección del origen de la tabla de traducción de direcciones de una primera tabla de traducción, limpiar (502) selectivamente uno o más primeros elementos de la memoria intermedia de traducción de direcciones de la memoria intermedia de traducción de direcciones, ese o más de los primeros elementos asociados con la primera dirección (624) de origen de la tabla de traducción, caracterizado porque la primera dirección del origen de la tabla de traducción es una cualquiera de entre una dirección del origen de la tabla de regiones y una dirección (624) del origen de la tabla de segmentos.

公开(公告)号：SI1653343T1

公开(公告)日：2011-01-31

申请号：SI200431564

申请日：2004-05-06

Applicant: IBM

Inventor： SLEGEL TIMOTHY ,  HELLER LISA ,  PFEFFER ERWIN ,  PLAMBECK KENNETH

IPC: G06F9/00 ,  G06F9/30 ,  G06F9/38 ,  G06F12/00 ,  G06F12/08 ,  G06F12/10

公开(公告)号：PL1701269T3

公开(公告)日：2009-10-30

申请号：PL06116358

申请日：2004-05-06

Applicant: IBM

Inventor： SLEGEL TIMOTHY ,  HELLER LISA ,  PFEFFER ERWIN ,  PLAMBECK KENNETH

IPC: G06F12/10 ,  G06F9/30 ,  G06F9/318 ,  G06F9/38 ,  G06F12/08

公开(公告)号：AT430963T

公开(公告)日：2009-05-15

申请号：AT06116358

申请日：2004-05-06

Applicant: IBM

Inventor： SLEGEL TIMOTHY ,  HELLER LISA ,  PFEFFER ERWIN ,  PLAMBECK KENNETH

IPC: G06F12/10 ,  G06F9/30 ,  G06F9/318 ,  G06F9/38 ,  G06F12/08

Abstract: A method for invalidating translation table entries and clearing corresponding dynamic address translation (DAT) table entries of a translation lookaside buffer (TLB) associated with a processing unit in a computer system, the computer system comprising one or more address translation tables providing translation information to translate virtual addresses to real addresses, wherein address translation table entry information is maintained in the TLB, the method comprising: a) fetching for execution a multifunction Invalidate DAT Table Entry (IDTE) machine instruction, the IDTE instruction comprising an opcode field identifying said instruction and an information field comprising: 1) a first register field for identifying a first register for indicating an origin and type of an address translation table containing a range of one or more entries to be invalidated, 2) a second register field for identifying a second register for including indices used to select a translation table entry in a type of address translation table indicated by the first register, and an option bit for indicating whether a clear by address space control element (ASCE) operation or an invalidating-and-clearing operation is to be performed, and a range field for identifying a number of additional translation table entries, in the address translation table indicated by the first register, to be invalidated, and 3) a third register field for identifying a third register for indicating an origin and type of address translation table to be used when the clear by address space control element operation is to be performed for only selectively clearing TLB entries; and b) executing the fetched IDTE machine instruction, the executing step comprising: i. determining, from the option bit in the second register, whether a clear by address space control element operation is to be performed; ii. responsive to the option bit indicating that the clear by address space control element operation is to be performed, clearing the TLB, independent of the content of the first register, of those entries in which the address translation table origin of a translation table was used to create the entries in the TLB corresponds to the address translation table origin in the third register; iii. responsive to the option bit indicating that the clear by address space control element operation is not to be performed, invalidating the range of address translation table entries of a translation table identified by the range field, and clearing the TLB entries corresponding to the invalidated entries.

公开(公告)号：DK1588267T3

公开(公告)日：2008-05-13

申请号：DK04731399

申请日：2004-05-06

Applicant: IBM

Inventor： SLEGEL TIMOTHY JOHN ,  HELLER LISA ,  PFEFFER ERWIN ,  PLAMBECK KENNETH

IPC: G06F12/10 ,  G06F9/30 ,  G06F9/38 ,  G06F12/08

Abstract: A method for invalidating translation table entries and clearing corresponding dynamic address translation (DAT) table entries of a translation lookaside buffer (TLB) associated with a processing unit in a computer system, the computer system comprising one or more address translation tables providing translation information to translate virtual addresses to real addresses, wherein address translation table entry information is maintained in the TLB, the method comprising: a) fetching for execution a multifunction Invalidate DAT Table Entry (IDTE) machine instruction, the IDTE instruction comprising an opcode field identifying said instruction and an information field comprising: 1) a first register field for identifying a first register for indicating an origin and type of an address translation table containing a range of one or more entries to be invalidated, 2) a second register field for identifying a second register for including indices used to select a translation table entry in a type of address translation table indicated by the first register, and an option bit for indicating whether a clear by address space control element (ASCE) operation or an invalidating-and-clearing operation is to be performed, and a range field for identifying a number of additional translation table entries, in the address translation table indicated by the first register, to be invalidated, and 3) a third register field for identifying a third register for indicating an origin and type of address translation table to be used when the clear by address space control element operation is to be performed for only selectively clearing TLB entries; and b) executing the fetched IDTE machine instruction, the executing step comprising: i. determining, from the option bit in the second register, whether a clear by address space control element operation is to be performed; ii. responsive to the option bit indicating that the clear by address space control element operation is to be performed, clearing the TLB, independent of the content of the first register, of those entries in which the address translation table origin of a translation table was used to create the entries in the TLB corresponds to the address translation table origin in the third register; iii. responsive to the option bit indicating that the clear by address space control element operation is not to be performed, invalidating the range of address translation table entries of a translation table identified by the range field, and clearing the TLB entries corresponding to the invalidated entries.

公开(公告)号：ES2297417T3

公开(公告)日：2008-05-01

申请号：ES04731399

申请日：2004-05-06

Applicant: IBM

Inventor： SLEGEL TIMOTHY JOHN ,  HELLER LISA ,  PFEFFER ERWIN ,  PLAMBECK KENNETH

IPC: G06F12/10 ,  G06F9/30 ,  G06F9/38 ,  G06F12/08

Abstract: Un método para borrar memorias intermedias de traducción de direcciones e invalidar una gama de elementos de una tabla de traducción de direcciones de almacenamiento asociadas en un sistema informático, comprendiendo el sistema informático una o más unidades centrales de proceso en comunicación con un almacenamiento principal, teniendo las unidades centrales de proceso unas memorias intermedias de traducción de direcciones, teniendo además la memoria intermedia de traducción de direcciones elementos de memoria intermedia de traducción de direcciones que mantienen la información de traducción de direcciones, teniendo el sistema informático tablas de páginas y otras tablas de traducción de direcciones para traducir las direcciones del almacenamiento principal virtual de una unidad central de proceso de una o más unidades de proceso, en direcciones del almacenamiento principal del sistema informático, comprendiendo las tablas de traducción de direcciones cualquiera de los siguientes: una o mástablas de segmentos, una o más tablas de segmentos y una o más tablas de la primera región, una o más tablas de segmentos y una o más tablas de la primera región y una o más tablas de la segunda región o una o más tablas de segmentos y una o más tablas de la primera región y una o más tablas de la segunda región y una o más tablas de la tercera región, donde un elemento de una tabla de segmentos comprende un origen de la tabla de páginas; estando caracterizado el método porque comprende los pasos de: extraer una instrucción multifunción (600) de ordenador de un Elemento de Tabla de Traducción Dinámica de Direcciones de Invalidación (IDTE), comprendiendo la instrucción multifunción IDTE un campo (602) de código de operación que tiene un valor del campo del código de operación que identifica la instrucción como una instrucción IDTE multifunción, siendo la instrucción IDTE multifunción para realizar una primera función o bien una segunda función, comprendiendo la primera función una operaciónde invalidación y borrado, y comprendiendo la segunda función una operación de borrado y no una operación de invalidación; ejecutar la instrucción IDTE multifunción realizando los pasos de: cuando la función de la instrucción IDTE multifunción extraída consiste en la operación de invalidación y borrado, realizar los pasos 1) y 2): 1) invalidar (404) una gama predeterminada de uno o más elementos de tabla de traducción de direcciones, de una tabla de traducción de direcciones, comenzando en un lugar predeterminado de un elemento de la tabla de direcciones; y 2) borrar (505), (508) memorias intermedias de traducción de direcciones de elementos de memorias intermedias de traducción de direcciones asociados con el uno o más elementos invalidados de la tabla de traducción de direcciones; cuando la función de la instrucción IDTE multifunción extraída consiste solamente en una operación de borrado, realizar el paso de: borrar memorias intermedias de traducción de direcciones de elementos de memorias intermedias de traducción de direcciones asociados con el uno o más elementos de la tabla de traducción de direcciones, comprendiendo el uno o más elementos de la tabla de traducción de direcciones una gama predeterminada de uno o más elementos de tabla de traducción de direcciones, de una tabla de traducción de direcciones, comenzando en un lugar predeterminado de un elemento de la tabla de traducción de direcciones.

公开(公告)号：DE602004011018D1

公开(公告)日：2008-02-07

申请号：DE602004011018

申请日：2004-05-06

Applicant: IBM

Inventor： SLEGEL JOHN ,  HELLER LISA ,  PFEFFER ERWIN ,  PLAMBECK KENNETH

IPC: G06F12/10 ,  G06F9/30 ,  G06F9/38 ,  G06F12/08

Abstract: A method for invalidating translation table entries and clearing corresponding dynamic address translation (DAT) table entries of a translation lookaside buffer (TLB) associated with a processing unit in a computer system, the computer system comprising one or more address translation tables providing translation information to translate virtual addresses to real addresses, wherein address translation table entry information is maintained in the TLB, the method comprising: a) fetching for execution a multifunction Invalidate DAT Table Entry (IDTE) machine instruction, the IDTE instruction comprising an opcode field identifying said instruction and an information field comprising: 1) a first register field for identifying a first register for indicating an origin and type of an address translation table containing a range of one or more entries to be invalidated, 2) a second register field for identifying a second register for including indices used to select a translation table entry in a type of address translation table indicated by the first register, and an option bit for indicating whether a clear by address space control element (ASCE) operation or an invalidating-and-clearing operation is to be performed, and a range field for identifying a number of additional translation table entries, in the address translation table indicated by the first register, to be invalidated, and 3) a third register field for identifying a third register for indicating an origin and type of address translation table to be used when the clear by address space control element operation is to be performed for only selectively clearing TLB entries; and b) executing the fetched IDTE machine instruction, the executing step comprising: i. determining, from the option bit in the second register, whether a clear by address space control element operation is to be performed; ii. responsive to the option bit indicating that the clear by address space control element operation is to be performed, clearing the TLB, independent of the content of the first register, of those entries in which the address translation table origin of a translation table was used to create the entries in the TLB corresponds to the address translation table origin in the third register; iii. responsive to the option bit indicating that the clear by address space control element operation is not to be performed, invalidating the range of address translation table entries of a translation table identified by the range field, and clearing the TLB entries corresponding to the invalidated entries.