公开(公告)号：KR100793632B1

公开(公告)日：2008-01-10

申请号：KR1020060079874

申请日：2006-08-23

Applicant: 전자부품연구원

Inventor： 박부식 ,  신대교 ,  임기택 ,  곽재민 ,  정용무 ,  최종찬

IPC: G06Q50/30 ,  G06F13/14 ,  G06F11/36

CPC classification number: G06Q50/30 ,  G06F11/3656 ,  G06F13/14

Abstract: A module-based car media server platform and a car media system using the same are provided to shorten a development period by modularizing each function and interconnecting the modularized functions through a common interface, develop various products by connecting other modularized functions, and facilitate debugging in product development by using the common interface. A plurality of function modules(150a-150f) respectively performs a preset function. A human interface(110) generates a control signal according to user input. A controller(120) controls operation of the function module corresponding to the control signal based on the interface through a common bus. A multiplexer(130) multiplexes and outputs a result performed through the function module by control of the controller. The common bus includes a device selection signal for selecting the function module, a device write signal for writing data to the selected function module, a device read signal for reading the data from the selected function module, a device standby signal for transferring a standby state to the controller from the function module, a device interrupt signal, a data bus signal, and an address bus signal.

Abstract translation: 提供了一种基于模块的汽车媒体服务器平台和使用该模块的汽车媒体服务器平台和一个汽车媒体系统，以通过模块化功能和通过公共接口互连模块化功能来缩短开发周期，通过连接其他模块化功能开发各种产品，并促进调试 产品开发通过使用通用接口。 多个功能模块（150a-150f）分别执行预置功能。 人机界面（110）根据用户输入生成控制信号。 控制器（120）通过公共总线基于接口来控制对应于控制信号的功能模块的操作。 多路复用器（130）通过控制器的控制复用并输出通过功能模块执行的结果。 公共总线包括用于选择功能模块的设备选择信号，用于向选择的功能模块写入数据的设备写入信号，用于从所选择的功能模块读取数据的设备读取信号，用于传送待机状态的设备待机信号 从功能模块到控制器，设备中断信号，数据总线信号和地址总线信号。

公开(公告)号：KR1020080004169A

公开(公告)日：2008-01-09

申请号：KR1020060062828

申请日：2006-07-05

Applicant: 전자부품연구원

Inventor： 신대교 ,  박부식 ,  곽재민 ,  임기택 ,  정용무 ,  최종찬

IPC: H04L12/28 ,  H04L12/42

CPC classification number: H04L45/28 ,  H04L41/0677

Abstract: A method and a system for managing network disconnection are provided to convert a wired network connection into wireless connection if errors occur in the wired network, thereby preventing fatal accidents and ensuring safety. In a method for managing disconnection of a network comprising plural nodes and a wired network for connecting the plural nodes, the method comprises the following steps of: checking whether the wired network for connecting first and second nodes of the plural nodes is disconnected(S100); if so, converting connection between the first and second nodes into wireless connection(S110); and notifying the disconnection of the wired network(S120).

Abstract translation: 提供一种用于管理网络断开的方法和系统，用于在有线网络中发生错误时将有线网络连接转换为无线连接，从而防止致命事故并确保安全。 在一种用于管理包括多个节点的网络断开和用于连接多个节点的有线网络的方法中，该方法包括以下步骤：检查用于连接多个节点的第一和第二节点的有线网络是否断开（S100） ; 如果是，则将第一和第二节点之间的连接转换为无线连接（S110）; 并通知有线网络的断开（S120）。

公开(公告)号：KR1020070111060A

公开(公告)日：2007-11-21

申请号：KR1020060043913

申请日：2006-05-16

Applicant: 전자부품연구원

Inventor： 신대교 ,  박부식 ,  곽재민 ,  임기택 ,  정용무 ,  최종찬

IPC: G06F13/14

Abstract: An apparatus and a method for controlling an AMBA(Advanced Microcontroller, Bus Architecture) bus without arbitration and an AMBA bus interface system using the same are provided to connect directly a plurality of masters with a slave without arbitration. A master control part(310) receives a slave connecting signal for connecting a high-level master or a low-level master to a slave, and decides a master to be connected to the slave. A data transmission control part(320) perform a data transmission operation between the high-level master or the low-level master and the slave according to a decision of the master control part. An address multiplexing part(330) transmits an address signal of the high-level master or the low-level master to the slave according to the decision of the master control part. A preliminary signal control part(340) receives a preliminary signal from the slave, converts the preliminary signal adapted for the high-level master or the low-level master according to the decision of the master control part, and transmits the converted preliminary signal to the high-level master or the low-level master.

Abstract translation: 提供了一种用于控制AMBA（高级微控制器，总线架构）总线而不进行仲裁的装置和方法，以及使用它们的AMBA总线接口系统来直接连接多个主机与从机而不进行仲裁。 主控制部分（310）接收用于将高级主机或低级主机连接到从机的从属连接信号，并且决定要连接到从机的主机。 数据传输控制部分（320）根据主控部分的决定，在高级主机或低级主机与从机之间执行数据传输操作。 地址复用部（330）根据主控制部的决定，将高级主机或低级主机的地址信号发送给从机。 初步信号控制部（340）从从机接收初步信号，根据主控制部的决定，对适用于高级主机或低级主机的预备信号进行转换，将转换的初步信号发送到 高级硕士或低级硕士。

公开(公告)号：KR100731978B1

公开(公告)日：2007-06-25

申请号：KR1020050129779

申请日：2005-12-26

Applicant: 전자부품연구원

Inventor： 박부식 ,  신대교 ,  임기택 ,  곽재민 ,  최종찬

IPC: H04B10/2581 ,  H04L12/42 ,  H04L12/24

Abstract: A WDM(Wavelength Division Multiplexing) MOST(Media Oriented Systems Transport) device and an MOST network using the device are provided to realize thus high-capacity data transmission while data delay is avoided. A wavelength division controller(250) stores more than 2 pieces of wavelength information used for optical signals, and determines wavelength values to be used for transmission or reception of data to control the transmission or the reception of the data. A multi-E/O(Electro-Optic) converter(230) converts electric signals into optical signals for the transmission of the data. A multi-O/E(Opto-Electronic) converter(240) converts optical signals for the reception of the data having different wavelength values from wavelength values of the multi-E/O converter(230) into electric signals. A POF(Plastic Optical Fiber)(270) conducts physical transmission or reception of the optical signals for the reception of the data or the transmission of the data. A POF interface(260) performs an interface between the POF(270) and the converters(230,240) under control of the controller(250).

Abstract translation: 提供WDM（媒体定向系统传输）装置和使用该装置的MOST网络，以实现如此高容量的数据传输，同时避免数据延迟。 波分控制器（250）存储用于光信号的多于两条波长信息，并且确定要用于发送或接收数据的波长值，以控制数据的发送或接收。 多E / O（电光）转换器（230）将电信号转换为用于传输数据的光信号。 多O / E（光电）转换器（240）将用于接收具有与多E / O转换器（230）的波长值不同的波长值的数据的光信号转换为电信号。 POF（塑料光纤）（270）进行光信号的物理发送或接收以接收数据或发送数据。 POF接口（260）在控制器（250）的控制下执行POF（270）和转换器（230,240）之间的接口。

公开(公告)号：KR100717963B1

公开(公告)日：2007-05-14

申请号：KR1020050131276

申请日：2005-12-28

Applicant: 전자부품연구원

Inventor： 박부식 ,  신대교 ,  임기택 ,  곽재민 ,  최종찬

IPC: H04L29/06 ,  H04L12/28

Abstract: 본 발명은 RSE(Road Side Equipment)와 OBE(On-board Equipment) 간의 혼잡 회피 방법에 관한 것으로, 특히 복수개의 OBE에 지연 시간을 각각 다르게 할당하여 지연 시간이 작은 OBE부터 RSE에 접속을 허용하는 RSE와 OBE 간의 혼잡 회피 방법에 관한 것이다. 본 발명에 따른 혼잡 회피 방법은, DSRC를 사용하는 RSE와 복수개의 OBE 간의 혼잡 회피 방법에 있어서, 상기 복수개의 OBE 각각에 서로 다른 지연 시간을 할당하여 상기 지연 시간이 작은 순서에 따라 순차적으로 상기 RSE로의 접속을 허용하는 것을 특징으로 한다.

Abstract translation: 本发明涉及RSE（路侧设备）和OBE（车载设备）之间的拥塞避免方法，更具体地，本发明涉及RSE 还有一种避免OBE之间拥塞的方法。 根据本发明的拥塞避免方法是在使用DSRC的RSE和多个OBE之间的拥塞避免方法，其中不同的延迟时间被分配给多个OBE中的每一个，并且RSE 如图所示。

公开(公告)号：KR100339660B1

公开(公告)日：2002-06-05

申请号：KR1020000017837

申请日：2000-04-06

Applicant: 전자부품연구원

Inventor： 최광호 ,  조삼구 ,  임기택

IPC: H04N7/08

Abstract: 본 발명은 디지털 텔레비젼 수신기에서 전송측으로부터 전송되는 트랜스포트 스트림으로부터 부가서비스 데이터 패킷의 섹션 데이터를 추출하는 섹션 필터링 장치에 관한 것으로, PID 영역
신호에 근거하여, 상기 트랜스포트 스트림으로부터 PID 데이터를 분리하고 이 값과 패킷필터 제어 레지스터에 설정해둔 값을 비교하여 각 패킷으로부터 원하는 패킷 ID를 갖는 패킷 데이터를 선택하고, 상기 선택된 패킷 데이터를 타 패킷 데이터와 구분하는 패킷 분류신호(PID_index)를 생성하는 패킷 필터링 수단과, 상기 트랜스포트 스트림의 각 패킷으로부터 추출된 섹션 헤더 중에서 상기 패킷 분류신호와 동일한 패킷의 섹션 헤더를 선택하고, 상기 선택된 섹션 헤더 중에서 원하는 기 설정된 값을 갖는 섹션 헤더의 섹션 데이터를 추출하여 타 섹션 데이터와 구분하는 섹션 분류신호(sec_index)를 생성하는 섹션 헤더 필터링 수단과, 상기 패킷 필터링에 의해 선택된 패킷의 섹션 데이터를 저장하는 저장수단과, 상기 패킷 분류신호에 대응하는 패킷의 섹션 데이터를 상기 저장수단에 저장하는 저장 위치를 지정하는 제 1 큐 지정 레지스터와, 상기 섹션 분류신호에 대응하는 패킷의 섹션 데이터를 상기 저장수단에 저장하는 저장 위치를 지정하는 제 2 큐 지정 레지스터와, 상기 제 1 큐 지정 레지스터와 상기 제 2 큐 지정 레지스터에 지정된 저장 위치를 선택적으로 출력하여 상기 저장 수단의 지정된 저장 위치에 상기 원하는 패킷의 섹션 데이터가 저장되게 하는 멀티플렉서를 포함하는 것을 특징으로 한다.

公开(公告)号：KR100275924B1

公开(公告)日：2000-12-15

申请号：KR1019980029018

申请日：1998-07-18

Applicant: 전자부품연구원

Inventor： 이동호 ,  동용배 ,  임기택 ,  최광호

IPC: G06F13/00

Abstract: 본 발명은 스마트카드와 외부 마이크로 프로세서 간의 통신을 가능하게 하는 인터페이스 장치에 관한 것으로서, 마이크로프로세서(MP)와 스마트카드(SC) 사이의 통신용 인터페이스장치에 있어서, 상기 스마트카드(SC)의 동작여부와 보클럭(buadclk)을 결정하는 값을 처리하는 제1레지스터부(1)와; 상기 마이크로프로세서(MP)와 스마트카드(SC) 사이의 통신을 제어하는 제2레지스터부(2); 상기 제2레지스터부(2)에 저장된 값을 이용하여 입력된 클럭에 따라 보클럭을 분주하는 보레이트 레지스터 버퍼(3); 상기 스마트카드(SC)를 초기에 활성화 (activation)하고, 어햄스(ahems)통신을 완료한 후 상기 스마트카드(SC)를 비활성화(deactivation)하는 활성화 및 비활성화 수단(4); 상기 스마트카드(SC)로부터 입력되는 직렬데이터를 병렬데이터로 변환하여 출력하는 직렬/병렬변환부(5) 및; 상기 마이크로프로세서(MP)로부터 입력되는 데이터와 상기 제2레지스터부(2)로부터 입력되는 동기신호를 직렬데이터로 변환하여 상기 스마트카드(SC)로 출력하는 병렬/직렬변환부(6))로 구성되어 새로운 기능의 추가가 용이하고 쉽게 사양을 만족시키는 프로그래밍을 할 수 있으며 카드종류에 관계없이 스마트카드와 마이크로프로세서 사이의 통신속도를 능동적으로 조절할 수 있는 장점이 있는 것이다.

公开(公告)号：KR100271236B1

公开(公告)日：2000-11-01

申请号：KR1019980002823

申请日：1998-02-02

Applicant: 전자부품연구원

Inventor： 동용배 ,  김범섬 ,  최광호 ,  조삼구 ,  임기택 ,  김진욱

IPC: H04N21/43

CPC classification number: H03L7/085 ,  H03L7/093 ,  H03L7/181

Abstract: PURPOSE: A DPLL(Digital Phase Locked Loop) for PCR(Program Clock Reference) clock recovery using a normalizing method is provided to be capable of performing calculations using hardware such that the problems associated with the software processes of the conventional DPLL circuit are avoided, and of minimizing a quantization error, which occurs during interpolation, such that a lock-up time, changing according to PCR input, is maintained at a fixed level. CONSTITUTION: The PCR register(10) receives and stores the PCR. The LPCR register(20) fetches a value of an LPCR counter(19) every PCR input cycle. An interpolator(14) interpolates signals of a suitable size between the phase error values output from the phase error detector(24). An LPCR error calculator(28) receives the interpolation output of the interpolator(14) to calculate the difference between a previous value and a current value of the LPCR during a PCR input period. A gain and normalizer(29) obtains a gain for changing a loop gain locked in the LPCR error calculator output. A multiplier(26) multiplies the gain to an output of the interpolator. An LPCR counter(19) counts according to the system clock output from the VCXO(17). Further, an STC circuit(21) adds the difference in values between the PCR base value and the LPCR base value to an LPCR base value, then outputs the resulting value.

Abstract translation: 目的：提供使用归一化方法进行PCR（程序时钟参考）时钟恢复的DPLL（数字锁相环），以便能够使用硬件执行计算，从而避免与常规DPLL电路的软件过程相关的问题， 并且最小化在插值期间发生的量化误差，使得根据PCR输入改变的锁定时间保持在固定电平。 构成：PCR寄存器（10）接收并存储PCR。 每个PCR输入周期，LPCR寄存器（20）提取LPCR计数器（19）的值。 内插器（14）在从相位误差检测器（24）输出的相位误差值之间内插适当大小的信号。 LPCR误差计算器（28）接收内插器（14）的内插输出，以计算PCR输入周期期间LPCR的先前值和当前值之间的差值。 增益和归一化器（29）获得用于改变锁定在LPCR误差计算器输出中的环路增益的增益。 乘法器（26）将增益乘以内插器的输出。 LPCR计数器（19）根据VCXO（17）的系统时钟输出进行计数。 此外，STC电路（21）将PCR基值与LPCR基值之间的差值与LPCR基值相加，输出结果值。

公开(公告)号：KR100245842B1

公开(公告)日：2000-03-02

申请号：KR1019970078946

申请日：1997-12-30

Applicant: 전자부품연구원

Inventor： 임기택 ,  동용배 ,  최광호 ,  조삼구

IPC: H04N7/015 ,  H04N11/24

Abstract: 본 발명은 고선명 텔레비젼에 필수적으로 사용되는 역다중화기(Demultiplexer)에 관한 것이다.
본 발명은 기본적으로 장치의 전원이 인가되면 기본 채널에서 패킷 구분자(PID)가 0x00인 프로그램 조정 표(PAT)를 가장 처음으로 찾아 외부에서 부여한 프로그램 번호와 일치하는 프로그램 맵 표(PMT)의 패킷 구분자(PID)를 찾고, 그 패킷 구분자(PID)에 맞는 프로그램 맵 표(PMT)를 찾아 프로그램 클럭 기준(PCR) 패킷의 패킷 구분자(PID)와 오디오, 비디오 패킷화 기초 스트림(PES) 및 부가데이터의 패킷 구분자(PID)를 찾아서 상기 패킷 구분자(PID)들을 바탕으로 프로그램 클럭 기준(PCR) 패킷, 오디오/비디오 패킷을 해석하여 시스템 클럭의 복원을 위한 42 비트의 프로그램 클럭 기준(PCR) 정보를 해석하여 피엘엘(PLL : Phase Locked Loop)을 수행하며, 패킷화 기초 스트림(PES) 패킷을 해석하여 오디오 및 비디오 기초 스트림(ES) 정보를 얻어내는 것을 원리로 한다.
본 발명에 의하면 송신측에서 오디오 및 비디오 데이터를 엠펙2(MPEG-2) 형식으로 다중화하여 전송한 엠펙2(MPEG-2) 전송 스트림(TS) 패킷 데이터를 입력으로 받아 실시간으로 오디오 및 비디오 기초 스트림(ES : Elementary Stream)으로 역다중화하여 오디오 및 비디오 디코더로 출력할 수 있는 매우 획기적인 효과가 있다.

公开(公告)号：KR1020000008923A

公开(公告)日：2000-02-15

申请号：KR1019980029019

申请日：1998-07-18

Applicant: 전자부품연구원

Inventor： 이동호 ,  동용배 ,  임기택 ,  최광호

IPC: H03M7/00

CPC classification number: H03M13/251 ,  H03M13/6508

Abstract: PURPOSE: A data DES descrambling device is provided which efficiently decrypts encrypted data of MPEG-2 TS(transport stream) bit series in various modes. CONSTITUTION: A signal pre-processing unit(1) receives encrypted data of TS bit series, a key for decrypting the encrypted data and an initialization vector, and transfers them to DES decrypter. A DES decrypter(2) decrypts the encrypted data using the key and the initialization vector. The DES decrypter includes a control register unit for controlling decryption operation of the encrypted data according to operation mode, and a rounding block decrypter for performing rounding operation sixteen times and decrypting the encrypted data. The descrambling device decrypts efficiently the encrypted data of TS bit series in various modes, such as ECB(Electronic CodeBook), CBC(Cipher Block Chaining) and CFB(Cipher FeedBack) modes.

Abstract translation: 目的：提供一种数据DES解扰装置，其以各种模式高效地解密MPEG-2TS（传输流）比特序列的加密数据。 构成：信号预处理单元（1）接收TS位串的加密数据，用于解密加密数据的密钥和初始化向量，并将其传送到DES解密器。 DES解密器（2）使用密钥和初始化向量解密加密数据。 DES解密器包括用于根据操作模式控制加密数据的解密操作的控制寄存器单元和用于执行舍入操作十六次并对加密数据进行解密的舍入块解密器。 解密装置以ECB（Electronic CodeBook），CBC（密码块链接），CFB（CipherBackback）等各种模式有效地解密TS比特序列的加密数据。