公开(公告)号：JP2009542452A

公开(公告)日：2009-12-03

申请号：JP2009518807

申请日：2007-05-23

Applicant: ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh

Inventor： ショイルレ アンドレアス

IPC: B81C1/00

CPC classification number: B81C1/00714 ,  B81C2201/0109 ,  B81C2201/0177

Abstract: 本発明は、シリコン製の少なくとも１つの機能層を有するＭＥＭＳ構造体を作製する方法に関し、この機能層は、犠牲層を除去することによって開放される構造を有する。 ここでは少なくとも１つの犠牲層および少なくとも１つの機能層をデポジットして、これらの層を単結晶で成長させ、また上記の犠牲層をシリコン−ゲルマニウム−混合層から構成する。

公开(公告)号：JP4353039B2

公开(公告)日：2009-10-28

申请号：JP2004275987

申请日：2004-09-22

Applicant: パナソニック電工株式会社

Inventor： 宏 原田 ,  孝明 吉原 ,  直正 岡 ,  清彦 河野 ,  直樹 牛山 ,  博司 福島 ,  淳 荻原 ,  宏 野毛 ,  裕二 鈴木 ,  正彦 鈴村

IPC: B81C1/00 ,  G02B26/08

CPC classification number: B81C1/00182 ,  B81B2203/0136 ,  B81C2201/0109 ,  B81C2201/019

公开(公告)号：JP2008519695A

公开(公告)日：2008-06-12

申请号：JP2007540350

申请日：2005-10-25

Applicant: フリースケール セミコンダクター インコーポレイテッド

Inventor： プラサンナ ゴゴイ、ビシュヌ

IPC: B81C1/00 ,  B81B3/00 ,  G01P15/125 ,  H01L29/84

CPC classification number: B81C1/00936 ,  B81B2201/0235 ,  B81B2203/0109 ,  B81C2201/0109 ,  G01P15/0802 ,  G01P15/125 ,  G01P2015/0814

Abstract: マイクロ電気機械（ＭＥＭ）装置は基板、懸架ばね、構造体および解放ブリッジを備えている。 懸架ばね（１２２）は基板に接続されると共に、基板の上に懸架される。 構造体は懸架ばね（１２２）に接続され、基板の上に弾力的に懸架される。 解放ブリッジ（２０４）は懸架ばね（１２２）に接続される。 センサの製造中に、懸架ばねと構造体は解放プロセスを受けることにより基板の上に懸架される。 解放ブリッジは、解放プロセス中に、構造体と懸架ばねが実質的に同時に解放される寸法に構成されている。

公开(公告)号：JP3770158B2

公开(公告)日：2006-04-26

申请号：JP2001394881

申请日：2001-12-26

Applicant: ソニー株式会社

Inventor： 隆 木下 ,  浩一 池田

IPC: B81C1/00 ,  B81B3/00 ,  H01L21/00

CPC classification number: B81C1/00611 ,  B81B2201/042 ,  B81B2203/0118 ,  B81C2201/0109 ,  B81C2201/0119 ,  B81C2201/0125

公开(公告)号：JP2006513047A

公开(公告)日：2006-04-20

申请号：JP2004568081

申请日：2003-09-25

Applicant: ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh

Inventor： フィッシャー フランク ,  メッツガー ラルス

IPC: B81C1/00 ,  B81B3/00

CPC classification number: B81C1/00047 ,  B81B2203/0127 ,  B81C1/0069 ,  B81C2201/0109

Abstract: マイクロマシニング型の装置を製造する方法及びマイクロマシニング型の装置が提案されており、この装置は基板材料（１０）、ダイアフラム（２０）、及びダイアフラム領域（２１）に基板材料（１０）とダイアフラム（２０）との間に位置する中空室（３０）とを有しており、第１のエッチングステップでまず孔（４０）がダイアフラム（２０）内に形成され、次いで中空室（３０）が、第２のエッチングステップにより形成される。

公开(公告)号：JP2005532015A

公开(公告)日：2005-10-20

申请号：JP2004549838

申请日：2003-06-27

Applicant: マイクロファブリカ インク

Inventor： エバンス，ジョン，ディー． ,  グロッサー，モートン ,  コーエン，アダム，エル． ,  スモーリー，デニス，アール． ,  バン，クリストファー，エイ． ,  ブラウン，エリオット，アール． ,  ロッカード，マイケル，エス．

IPC: H01F41/04 ,  B81B3/00 ,  H01F17/00 ,  H01P1/12 ,  H01P1/18 ,  H01P1/202 ,  H01P3/06 ,  H01P5/08 ,  H01P5/16 ,  H01P5/18 ,  H01P5/22 ,  H01P11/00 ,  H01Q11/10

CPC classification number: H01P11/005 ,  B81B2201/0292 ,  B81C1/00126 ,  B81C2201/0109 ,  C23C18/1605 ,  C23C18/1651 ,  C25D1/003 ,  H01P1/202 ,  H01P3/06 ,  H01P5/183 ,  H01P11/00

Abstract: RF and microwave radiation directing or controlling components are provided that may be monolithic, that may be formed from a plurality of electrodeposition operations and/or from a plurality of deposited layers of material, that may include switches, inductors, antennae, transmission lines, filters, hybrid couplers, antenna arrays and/or other active or passive components. Components may include non-­radiation-entry and non-radiation-exit channels that are useful in separating sacrificial materials from structural materials. Preferred formation processes use electrochemical fabrication techniques (e.g. including selective depositions, bulk depositions, etching operations and planarization operations) and post-deposition processes (e.g. selective etching operations and/or back filling operations).

公开(公告)号：JP2005177974A

公开(公告)日：2005-07-07

申请号：JP2004275987

申请日：2004-09-22

Applicant: Matsushita Electric Works Ltd ,  松下電工株式会社

Inventor： YOSHIHARA TAKAAKI ,  OKA NAOMASA ,  OGIWARA ATSUSHI ,  SUZUKI YUJI ,  HARADA HIROSHI ,  NOGE HIROSHI ,  FUKUSHIMA HIROSHI ,  KONO KIYOHIKO ,  USHIYAMA NAOKI ,  SUZUMURA MASAHIKO

IPC: G02B26/08 ,  B81C1/00

CPC classification number: B81C1/00182 ,  B81B2203/0136 ,  B81C2201/0109 ,  B81C2201/019

Abstract: PROBLEM TO BE SOLVED: To provide a method for manufacturing a three-dimensional structure for suppressing occurrence of operation failure, having a high degree of freedom of structural and process design in design and working of the structure. SOLUTION: The method for manufacturing semiconductor structure comprises a first patterning process for forming a projecting part by selectively removing a first substrate from a first main surface of the first substrate, a substrate joining process for joining the first main surface to the main surface of a second substrate, and a back face etching process for leaving only the projecting part by uniformly removing the first substrate from the second main surface opposed to the first main surface. COPYRIGHT: (C)2005,JPO&NCIPI

Abstract translation: 要解决的问题：提供一种制造用于抑制操作失败发生的三维结构的方法，在结构的设计和加工中具有结构和工艺设计的高自由度。 解决方案：半导体结构的制造方法包括：通过从第一基板的第一主表面选择性地去除第一基板来形成突出部分的第一图案化工艺;将第一主表面连接到主体的基板接合工艺 以及通过从与第一主表面相对的第二主表面均匀地除去第一衬底而仅留下突出部分的背面蚀刻工艺。 版权所有（C）2005，JPO＆NCIPI

公开(公告)号：JP2003506755A

公开(公告)日：2003-02-18

申请号：JP2001516008

申请日：2000-08-01

Applicant: エーデーシー・テレコミュニケーションズ・インコーポレーテッド

Inventor： ナン・ツァン

IPC: G02B26/02 ,  B81B3/00 ,  B81C1/00 ,  G02B6/35 ,  H02N1/00

CPC classification number: G02B6/357 ,  B81B2201/033 ,  B81B2201/045 ,  B81C1/00182 ,  B81C2201/0109 ,  B81C2203/0136 ,  G02B6/3514 ,  G02B6/3518 ,  G02B6/3544 ,  G02B6/3584 ,  H02N1/008

Abstract: (57)【要約】 改善された特性を有するＭＥＭＳに基づく光スイッチ(100)とそれを製造する方法が開示されている。 一実施例に従った光スイッチは、偏向ビーム構造(124)を有する単一櫛(122)形ドライブ・アクチュエータ(104)と、該アクチュエータと結合されたミラー(102)とを含む。 ミラーは、導波路チャネル(106)間に介在される拡張位置と該導波路チャネル(106)から離間された格納位置との間を移動させられ得る。 アクチュエータは、前記ビーム構造を偏向できると共に、前記拡張位置或は前記格納位置の内の一方へ前記ミラーを移動できる力を付与し、前記ビーム構造は、前記力の付与がない場合に、前記拡張位置或は前記格納位置の内の他方へ前記ミラーを戻す。

公开(公告)号：JP2014175048A

公开(公告)日：2014-09-22

申请号：JP2014047620

申请日：2014-03-11

Applicant: Seagate Technology Llc ,  シーゲイト テクノロジー エルエルシー

Inventor： TIAN WEI ,  VENKATESWARA RAO INTURI ,  DOUG LIN ,  YIN HUAQING ,  JIAOMING QIU

IPC: G11B5/31

CPC classification number: G11B5/3176 ,  B81C1/00611 ,  B81C2201/0109 ,  C09K13/00 ,  C23F4/00 ,  G03F7/0041 ,  G11B5/1278 ,  G11B5/187 ,  G11B5/232 ,  G11B5/235 ,  G11B5/3109 ,  G11B5/3116 ,  G11B5/3143 ,  G11B5/3163

Abstract: PROBLEM TO BE SOLVED: To provide a method of forming a substantially uniform gap between two magnetic materials.SOLUTION: A method is implemented by depositing 302 a non-magnetic gap layer of material above a main pole layer of magnetic material; depositing 304 a sacrificial layer of material above the non-magnetic gap layer of material; etching 306 a portion of the sacrificial layer of material while not entirely removing the sacrificial layer of material; and depositing 308 additional sacrificial material to the etched sacrificial layer.

Abstract translation: 要解决的问题：提供在两种磁性材料之间形成基本上均匀的间隙的方法。解决方案：通过在磁性材料的主极层之上沉积302个非磁隙层材料来实现方法; 在材料的非磁隙层之上沉积304牺牲层材料; 在不完全去除材料的牺牲层的同时蚀刻306材料的牺牲层的一部分; 并向蚀刻的牺牲层沉积308个额外的牺牲材料。

公开(公告)号：JP5031693B2

公开(公告)日：2012-09-19

申请号：JP2008196783

申请日：2008-07-30

Applicant: クアルコム メムス テクノロジーズ インコーポレイテッド

Inventor： マーク ダブリュ ミルズ

IPC: B81C1/00 ,  G02B26/08 ,  B81B3/00 ,  G02B26/00 ,  G03F7/20

CPC classification number: G02B26/001 ,  B81B2201/042 ,  B81B2203/0315 ,  B81C1/00396 ,  B81C2201/0109 ,  B81C2203/0136