-
公开(公告)号：KR101486043B1
公开(公告)日：2015-01-26
申请号：KR1020080048127
申请日：2008-05-23
Applicant: 삼성전자주식회사 , 연세대학교 산학협력단
IPC: H03M1/12
Abstract: 시그마-델타 아날로그-디지털 변환기는 리셋 신호를 시그마-델타 변조를 통하여 제1패턴을 갖는 제1비트스트림으로 변환하고, 이미지 신호를 상기 시그마-델타 변조를 통하여 제2패턴을 갖는 제2비트스트림으로 변환하기 위한 시그마-델타 변조기와, 데시메이션 필터를 포함한다. 상기 데시메이션 필터는 상기 제1비트스트림에 포함된 특정한 값을 갖는 비트의 개수를 적분하여 제1디지털 값을 출력하고, 상기 제1디지털 값의 비트단위 보수 값을 계산하고, 상기 제1디지털 값의 상기 비트단위 보수 값을 제2디지털 값의 초기값으로 하여 상기 제2비트스트림에 포함된 상기 특정한 값을 갖는 비트의 개수를 적분하여 상기 제2디지털 값을 출력한다.
시그마-델타 변조, 시그마-델타 ADC, 이미지 촬상 장치-
公开(公告)号：KR101461624B1
公开(公告)日：2014-11-21
申请号：KR1020080036585
申请日：2008-04-21
Applicant: 삼성전자주식회사 , 연세대학교 산학협력단
IPC: H04N5/378 , H04N5/3745
CPC classification number: H04N5/37455 , G11C7/16
Abstract: 데이터의 고속 리드아웃을 위한 이미지 센서가 개시된다. 상기 이미지 센서는 픽셀 어레이로부터 출력되는 아날로그 신호에 기초하여 발생되는 디지털 신호를 라인 단위로 일시 저장하기 위한 라인 메모리 블록을 포함한다. 상기 메모리 블록은 다수의 라인 메모리들, 각각이 상기 다수의 라인 메모리들 중 상응하는 라인 메모리를 센스앰프와 연결하는 다수의 데이터 라인 쌍들, 및 각각이 상기 다수의 데이터 라인 쌍들 중 상응하는 데이터 라인 쌍을 미리 설정된 프리차지 전압으로 프리차지하기 위하여 상응하는 데이터 라인쌍에 분산 접속되는 적어도 두 개의 프리차지 유닛을 포함하는 다수의 프리차지부를 포함한다. 상기 프리차지부의 프리차지 동작에 기초하여 상기 이미지 센서는 고속의 디지털 신호 리드아웃을 수행할 수 있다.
이미지 센서(image sensor), 프리차지(precharge), 리드아웃(readout)-
公开(公告)号：KR1020140033604A
公开(公告)日：2014-03-19
申请号：KR1020120099452
申请日：2012-09-07
Applicant: 삼성전자주식회사
CPC classification number: H04N5/3658 , H03K5/08 , H03M1/08 , H03M1/12 , H03M1/123 , H03M1/56 , H04N5/3355 , H04N5/3591 , H04N5/363 , H04N5/3742
Abstract: Disclosed are an analog and digital conversion circuit, an image sensor including the same, and an operation method for the same. The analog and digital conversion circuit in the present invention is for the image sensor including a plurality of rows and a pixel array including a plurality of pixels arranged in columns. The analog and digital conversion circuit includes a comparison circuit comparing a pixel signal outputted from the pixel array and a lamp signal and a limit circuit limiting a signal generated in the comparison circuit within a predetermined limit range by being connected to the comparison circuit.
Abstract translation: 公开了一种模拟和数字转换电路，包括该模拟和数字转换电路的图像传感器及其操作方法。 本发明的模拟和数字转换电路是用于包括多行的图像传感器和包括以列形式排列的多个像素的像素阵列。 模拟和数字转换电路包括比较电路，比较从像素阵列输出的像素信号和灯信号，以及极限电路，通过连接到比较电路将限制比较电路中产生的信号限制在预定极限范围内。
-
公开(公告)号：KR1020140010718A
公开(公告)日：2014-01-27
申请号：KR1020120077364
申请日：2012-07-16
Applicant: 삼성전자주식회사
IPC: H04N5/374
CPC classification number: H03K4/026 , H04N5/3765 , H04N5/378
Abstract: A ramp signal generator according to an embodiment of the present invention comprises: a timing controller; a row decoder which receives a row control signal from the timing controller and generates one or more row select signals; a first column decoder which receives a first column control signal from the timing controller and generates one or more first column select signals; a second column decoder which receives a second column control signal from the timing controller and generates one or more second column select signals; and a current cell array which includes at least one current cell activated by the first column select signals, the second column select signals, and the row select signals to generate a unit current and generates an output current by summing the unit current, wherein the first column select signals and the second column select signals activate current cells included in different rows.
Abstract translation: 根据本发明实施例的斜坡信号发生器包括：定时控制器; 行解码器，其从所述定时控制器接收行控制信号，并产生一个或多个行选择信号; 第一列解码器，其从定时控制器接收第一列控制信号并产生一个或多个第一列选择信号; 第二列解码器，其从定时控制器接收第二列控制信号，并产生一个或多个第二列选择信号; 以及当前单元阵列，其包括由第一列选择信号激活的至少一个当前单元，第二列选择信号和行选择信号以产生单位电流，并通过对单位电流求和来产生输出电流，其中第一 列选择信号，第二列选择信号激活包括在不同行中的当前单元。
-
公开(公告)号：KR1020130134293A
公开(公告)日：2013-12-10
申请号：KR1020120057714
申请日：2012-05-30
Applicant: 삼성전자주식회사
CPC classification number: H04N5/23212 , H04N5/3696
Abstract: An image sensor according to an embodiment of the present invention generates a first mixing signal by mixing an active pixel array including a focus detecting pixel and a first color pixel, a focus detecting signal generated from the focus detecting pixel, and a first pixel signal generated from the first color pixel and comprises: a switching network for generating the first pixel signal as a second mixing signal; a processing circuit for processing the first mixing signal and the second mixing signal; and a calculator for calculating a signal generated by the focus detecting pixel based on a difference between the processed first mixing signal and the processed second mixing signal.
Abstract translation: 根据本发明的实施例的图像传感器通过混合包括焦点检测像素和第一颜色像素的有源像素阵列，从焦点检测像素产生的聚焦检测信号和产生的第一像素信号来生成第一混合信号 并且包括：用于产生第一像素信号作为第二混合信号的交换网络; 处理电路，用于处理第一混合信号和第二混合信号; 以及计算器，用于基于所处理的第一混合信号和所处理的第二混合信号之间的差来计算由焦点检测像素产生的信号。
-
Patent Agency Ranking
公开(公告)号：KR1020120066171A
公开(公告)日：2012-06-22
申请号：KR1020100127385
申请日：2010-12-14
Applicant: 삼성전자주식회사
CPC classification number: H04N5/378 , H04N5/357 , H04N5/3575 , H04N5/361 , H04N5/372 , H04N5/3742
Abstract: PURPOSE: A CDS(correlated double sampling) circuit and a method for operating the same are provided to obtain wide input range. CONSTITUTION: A method for operating a CDS circuit comprises: a step of responding to control signal and generating boosting voltage for boosting initial current voltage of a pixel signal and initial direct current(DC) voltage of a lamp signal; a step of comparing the pixel signal with boosted initial current voltage and the lamp signal of the boosted initial current voltage by a comparator circuit(161); and a step of outputting the compared signal corresponding to the compared result.
Abstract translation: 目的：提供CDS（相关双采样）电路及其操作方法，以获得较宽的输入范围。 构成：用于操作CDS电路的方法包括：响应于控制信号并产生升压电压以提升像素信号的初始电流电压和灯信号的初始直流（DC）电压的步骤; 通过比较器电路（161）将像素信号与升压的初始电流电压和升压的初始电流电压的灯信号进行比较的步骤; 以及输出与比较结果对应的比较信号的步骤。
-
公开(公告)号：KR1020120003313A
公开(公告)日：2012-01-10
申请号：KR1020100064090
申请日：2010-07-02
Applicant: 삼성전자주식회사
IPC: H04N5/335
Abstract: PURPOSE: A correlated double sampling circuit and an image sensor including the same are provided to eliminate a need of a separate circuit for subtraction operation necessary for correlated double sampling. CONSTITUTION: A delta-sigma modulator(110) performs delta-sigma modulation in an input signal. A selection circuit(120) outputs a modulation signal or outputs the inverted signal of the modulation signal. A cumulative circuit(130) performs a cumulative operation in either one of the modulation signal and the inverted signal during a first operation phase. The cumulative circuit performs a cumulative operation in the other one of the modulation signal and the inverted signal during a second operation phase.
Abstract translation: 目的：提供相关双采样电路和包括其的图像传感器，以消除对相关双采样所需的减法运算的单独电路的需要。 构成：Δ-Σ调制器（110）在输入信号中执行Δ-Σ调制。 选择电路（120）输出调制信号或输出调制信号的反相信号。 累积电路（130）在第一操作阶段期间在调制信号和反相信号中的任一个中执行累加操作。 在第二操作阶段，累积电路在另一个调制信号和反相信号中执行累积操作。
-
公开(公告)号：KR1020100099790A
公开(公告)日：2010-09-15
申请号：KR1020090018299
申请日：2009-03-04
Applicant: 삼성전자주식회사
Abstract: PURPOSE: An incremental delta-sigma analog to digital converter and devices having the same are provided to generate an operand by using a down counter implementing the down count operation in response to the clock signal. CONSTITUTION: A delta-sigma analog to digital converter comprises a delta-sigma modulator(12), an operand generator(18-1), and a selecting circuit(14-1). The operand generator generates the operand in response to the clock signal. A selection circuit selectively transmits the operand to an adder(16) according to the output value outputted from the delta-signal modulator in response to the clock signal.
Abstract translation: 目的：提供增量式Δ-Σ模数转换器和具有该增量式Δ-Σ转换器的器件以通过使用响应于时钟信号实现递减计数操作的递减计数器来产生操作数。 构成：Δ-Σ模数转换器包括Δ-Σ调制器（12），操作数发生器（18-1）和选择电路（14-1）。 操作数发生器响应于时钟信号产生操作数。 响应于时钟信号，选择电路根据从delta信号调制器输出的输出值选择性地将操作数发送到加法器（16）。
-
159.发明公开
公开(公告)号：KR1020100083220A
公开(公告)日：2010-07-22
申请号：KR1020090002496
申请日：2009-01-13
Applicant: 삼성전자주식회사
CPC classification number: H03M3/364 , G11C27/026 , H03M3/43 , H03M3/452 , H03M3/466 , H04N5/374 , H04N5/378
Abstract: 스위치드-커패시터적분기가개시된다. 상기스위치드-커패시터적분기는제1클락페이즈에서입력신호를샘플링하고제2클락페이즈에서샘플된입력신호를자신의증폭기를이용하여적분하고리셋동작시마다상기증폭기의입력단의전압을일정한리셋전압으로리셋시킨다. 상기리셋전압은상기증폭기의오프셋전압또는외부로부터공급된정전압일수 있다.
Abstract translation: 目的：提供一种能够消除复位中的浮动节点并包括其的器件的开关电容积分器，以消除为每个复位操作产生的浮动节点，从而总是具有相同的初始条件。 构成：放大器（9）包括第一输入端和第二输入端。 第一电容器（C1）在第一时钟相位中对输入信号进行采样。 第二电容器（C2）连接在第一输入端子和第一电容器之间。 第三电容器（C3）连接在放大器的输出端和第一和第二电容器的公共接触点之间，以便将采样输入信号集成在第二时钟相位中。 第一复位电路（7）将每个复位操作的第一输入端的电压复位为恒定复位电压。
-
公开(公告)号：KR1020090111029A
公开(公告)日：2009-10-26
申请号：KR1020080036585
申请日：2008-04-21
Applicant: 삼성전자주식회사 , 연세대학교 산학협력단
IPC: H04N5/378 , H04N5/3745
CPC classification number: H04N5/37455 , G11C7/16
Abstract: PURPOSE: An image sensor for reading out data converted into a digital format is provided to perform digital signal read out and improve pre-charge speed. CONSTITUTION: An image sensor for reading out data converted into a digital format is as follows. A pixel array includes a plurality of pixels outputting analog signal. An analog-digital converter converts analog signal into digital signal. A line memory block stores the digital signal by a line. A sense amplifier unit amplifies and senses the signal outputted from the line memory block. The line memory block composes line memory, a pair of data lines and a data line pre-charging unit(263).
Abstract translation: 目的：提供用于读出转换为数字格式的数据的图像传感器，以执行数字信号读出并提高预充电速度。 构成：用于读出转换为数字格式的数据的图像传感器如下。 像素阵列包括输出模拟信号的多个像素。 模拟数字转换器将模拟信号转换为数字信号。 行存储块通过一行存储数字信号。 读出放大器单元放大并感测从行存储块输出的信号。 行存储器块构成行存储器，一对数据线和数据线预充电单元（263）。
-
-
-
-
-
-
-
-
-
Search Results
185
records
(took 0.032 seconds)
