中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

40 records (took 0.027 seconds)

    반도체 소자의 테스트 패턴
    3.
    发明公开
    반도체 소자의 테스트 패턴 审中-实审
    半导体器件的测试图案

    公开(公告)号：KR1020150071726A

    公开(公告)日：2015-06-29

    申请号：KR1020130152414

    申请日：2013-12-09

    Applicant: 삼성전자주식회사

    Inventor： 강대림 ,  권민호 ,  쉬웨이화 ,  우상현 ,  이화성 ,  최준석

    IPC: H01L21/66 ,  H01L21/336

    CPC classification number: H01L22/34 ,  H01L27/0886

    Abstract: 반도체소자의테스트패턴이제공된다. 반도체소자의테스트패턴은, 기판으로부터돌출된형상을갖고서로이격되어배치되는제1 핀및 제2 핀, 상기제1 핀및 제2 핀각각을교차하도록형성된제1 게이트구조체및 제2 게이트구조체, 상기제1 게이트구조체의일 측및 타측의상기제1 핀에배치된제1 소오스영역및 제1 드레인영역, 상기제2 게이트구조체의일 측및 타측의상기제2 핀에배치된제2 소오스영역및 제2 드레인영역, 상기제1 및제2 드레인영역과연결되어제1 전압을인가하는제1 도전패턴, 및상기제1 소오스영역과상기제2 게이트구조체를연결하는제2 도전패턴을포함한다.

    Abstract translation: 提供半导体器件的测试图案。 半导体器件的测试图案包括：从基板突出并彼此分离的第一引脚和第二引脚; 与第一销和第二销相交的第一栅极结构和第二栅极结构; 第一源区和第一漏区，布置在第一栅结构的一侧和另一侧的第一引脚中; 第二源区和第二漏区，布置在第二栅结构的一侧和另一侧的第二引脚中; 第一导电图案，其连接到第一和第二漏极区域并接收第一电压; 以及连接第一源极区域和第二栅极结构的第二导电图案。

    연산 증폭기 회로, 이를 포함하는 이미지 센서, 및 연산 증폭기의 주파수 응답 보상 방법
    4.
    发明公开
    연산 증폭기 회로, 이를 포함하는 이미지 센서, 및 연산 증폭기의 주파수 응답 보상 방법 审中-实审
    具有该功能的操作放大器，图像传感器及其相应的频率响应的方法

    公开(公告)号：KR1020130059995A

    公开(公告)日：2013-06-07

    申请号：KR1020110126262

    申请日：2011-11-29

    Applicant: 삼성전자주식회사

    Inventor： 박유진 ,  유귀성 ,  권민호 ,  임승현 ,  강순화 ,  김재홍

    IPC: H03F3/45 ,  G06G7/184

    CPC classification number: H03F1/34 ,  G11C27/026 ,  H03F1/086 ,  H03F3/45188 ,  H03F2200/153 ,  H03F2203/45512 ,  H03F2203/45514

    Abstract: PURPOSE: An operational amplifier circuit, an image sensor including the same, and a method for compensating a frequency response of an operational amplifier are provided to output a high frequency signal by widening a bandwidth and implementing stability by adjusting capacitance according to a feedback gain. CONSTITUTION: An operational amplifier circuit includes a first operational amplifier(10), a second operational amplifier(20), a feedback block(30) and a variable compensation capacitor(Cc). The first operational amplifier differentially amplifies an input signal. A load capacitor and the variable compensation capacitor are connected to an output port of the first operational amplifier. The feedback block adds a feedback gain to the output of the first operational amplifier and then feeds back the result to the input of the first operational amplifier. The capacitance of the variable compensation capacitor varies on the basis of the feedback gain.

    Abstract translation: 目的：提供一种运算放大器电路，包括该运算放大器电路的图像传感器和用于补偿运算放大器的频率响应的方法，以通过根据反馈增益调节电容来增加带宽并实现稳定性来输出高频信号。 构成：运算放大器电路包括第一运算放大器（10），第二运算放大器（20），反馈块（30）和可变补偿电容器（Cc）。 第一运算放大器对输入信号进行差分放大。 负载电容器和可变补偿电容器连接到第一运算放大器的输出端口。 反馈块向第一运算放大器的输出添加反馈增益，然后将结果反馈到第一运算放大器的输入。 可变补偿电容的电容根据反馈增益而变化。

    아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
    6.
    发明授权
    아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서 有权
    模拟数字转换器和包括它的图像传感器

    公开(公告)号：KR101758310B1

    公开(公告)日：2017-07-27

    申请号：KR1020110002764

    申请日：2011-01-11

    Applicant: 삼성전자주식회사

    Inventor： 유귀성 ,  권민호 ,  정운기 ,  서진호 ,  이동훈 ,  임승현 ,  김재홍

    IPC: H04N5/378 ,  H03M1/16 ,  H03M3/00 ,  H03M1/50

    CPC classification number: H03M1/164 ,  H03M1/50 ,  H03M3/424 ,  H03M3/456 ,  H03M3/458 ,  H04N5/378

    Abstract: 본발명에따른이미지센서는복수의행과복수의열을갖는매트릭스형상으로배열되며, 각각이입사광세기를전기적인영상신호로변환하여출력하는복수의화소들을포함하는화소어레이; 및상기화소어레이의출력신호를디지털신호로변환하는제1 아날로그디지털변환을수행하고, 상기화소어레이의출력신호및 상기디지털신호를이용하여레지듀(residue)를얻고, 상기레지듀를이용하여제2 아날로그디지털변환을수행하는확장아날로그디지털컨버터를포함한다.

    Abstract translation: 根据本发明的图像传感器被布置在具有多个行和多个列，像素阵列，其每一个包括多个用于转换和输出该入射光强度成电图象信号的像素矩阵; 并且执行用于将像素阵列的输出信号转换为数字信号的第一模数转换，使用像素阵列的输出信号和数字信号获得残差， 2模数转换。

    네거티브 커패시턴스 회로를 포함하는 감지 증폭기와, 이를 포함하는 장치들
    9.
    发明公开
    네거티브 커패시턴스 회로를 포함하는 감지 증폭기와, 이를 포함하는 장치들 有权
    具有负电容电路的感测放大器和包括其的装置

    公开(公告)号：KR1020120080858A

    公开(公告)日：2012-07-18

    申请号：KR1020110002308

    申请日：2011-01-10

    Applicant: 삼성전자주식회사

    Inventor： 유귀성 ,  권민호 ,  정운기 ,  서진호 ,  이동훈 ,  최원호 ,  김재홍

    IPC: H04N5/3745 ,  H04N5/378 ,  H04N9/04

    CPC classification number: H04N5/378 ,  H04N5/3745 ,  H04N9/045

    Abstract: PURPOSE: A sense amplifier including a negative capacitance circuit and apparatuses including the same are provided to improve a data readout speed by accurately sensing and amplifying input data at high operation speed. CONSTITUTION: A negative capacitance circuit(13) is connected between data line pairs. A current bias circuit supplies a bias current to the negative capacitance circuit. A voltage bias circuit(15) supplies a bias voltage to data line pairs. A differential-single-ended amplifier(19) is connected between the data line pairs.

    Abstract translation: 目的：提供包括负电容电路的读出放大器和包括该负电容电路的装置，以通过以高操作速度精确地感测和放大输入数据来提高数据读出速度。 构成：负电容电路（13）连接在数据线对之间。 电流偏置电路向负电容电路提供偏置电流。 电压偏置电路（15）向数据线对提供偏置电压。 差分单端放大器（19）连接在数据线对之间。

    투 패스 시그마-델타 아날로그-디지털 변환기 및 이를 포함하는 이미지 센서
    10.
    发明公开
    투 패스 시그마-델타 아날로그-디지털 변환기 및 이를 포함하는 이미지 센서 有权
    两路同步数字转换器和具有该数字转换器的图像传感器

    公开(公告)号：KR1020100092771A

    公开(公告)日：2010-08-23

    申请号：KR1020090012055

    申请日：2009-02-13

    Applicant: 삼성전자주식회사

    Inventor： 권민호 ,  함석헌 ,  이동훈 ,  유귀성 ,  정운기

    IPC: H03M7/32 ,  H04N5/335

    CPC classification number: H04N5/335 ,  H03M3/474 ,  H04N5/378

    Abstract: PURPOSE: A two-path sigma-delta analog-to-digital converter and an image sensor including the same are provided to process two different inputs through one calculating amplifier by shaping the calculating amplifier. CONSTITUTION: An integrator(510) divides a clock signal into a front cycle and a back cycle by sharing one calculating amplifier. The integrator integrates a first input signal during the back cycle. The integrator integrates a second input signal during the first cycle. A quantizer(540) quantizes a signal which is integrated through the integrator and outputs first and second digital signals. A feedback path(550) feeds-back the first and the second digital signals.

    Abstract translation: 目的：提供一个双通道Σ-Δ模数转换器和一个包含该二通道Σ-Δ模数转换器的图像传感器，通过整形计算放大器，通过一个计算放大器来处理两个不同的输入。 构成：积分器（510）通过共享一个计算放大器将时钟信号分为前周期和后周期。 积分器在后循环中集成了第一个输入信号。 积分器在第一个周期内集成了第二个输入信号。 量化器（540）量化通过积分器积分的信号并输出​​第一和第二数字信号。 反馈路径（550）反馈第一和第二数字信号。

Patent Agency Ranking