-
公开(公告)号:KR1019970003750B1
公开(公告)日:1997-03-21
申请号:KR1019930027632
申请日:1993-12-14
Applicant: 한국전자통신연구원
IPC: H01S5/34
CPC classification number: H01S5/341 , B82Y20/00 , H01S5/2081 , H01S5/3432 , H01S2304/02 , Y10S438/962
Abstract: (a) The n+ GaAs layer, the crading layer, the n-type energy band inclined layer, the i-AlAs layer, the i-GaAs layer and the first photoresist film is formed on the GaAs substrate sequently. (b) After the appointed part of the first photoresist film is removed, the fine gap is formed in the i-GaAs layer, then, the first photoresist film is removed. (c) The i-GaAs layer is used to the image mask by etching the appointed part of the i-GaAs layer. (d) The multiquantum well is formed on the i-GaAs layer and the quantum fine beam is formed on the n-type energy band inclined layer through MBE method. (e) The i-AlAs layer, the i-GaAs layer and the multiquantum well is removed by etchant. (f) After the p-type energy band inclined layer, the p-type crading layer, the p+ GaAs layer and the second photoresist film layer is formed, then the photoresist film layer which left over etching is formed. (g) Until n+ GaAs layer is left, the formed layer is etched through the photoresist film, then, this photoresistis film removed. (h) The etching process is simplified by forming each n-type metal(14), p-type metal(5) on the n+ GaAs layer, p+ GaAs layer.
Abstract translation: (a)在GaAs衬底上依次形成n + GaAs层,悬垂层,n型能带倾斜层,i-AlAs层,i-GaAs层和第一光致抗蚀剂膜。 (b)在除去第一光致抗蚀剂膜的指定部分之后,在i-GaAs层中形成微细间隙,然后除去第一光致抗蚀剂膜。 (c)通过蚀刻i-GaAs层的指定部分,将i-GaAs层用于图像掩模。 (d)在i-GaAs层上形成多量子阱,通过MBE法在n型能带倾斜层上形成量子精细光束。 (e)通过蚀刻剂除去i-AlAs层,i-GaAs层和多量子阱。 (f)在p型能带倾斜层之后,形成p型层状层,p + GaAs层和第二光致抗蚀剂膜层,形成残留在蚀刻后的光致抗蚀剂膜层。 (g)直到n + GaAs层残留,通过光致抗蚀剂膜蚀刻形成的层,然后去除该光致抗蚀剂膜。 (h)通过在n + GaAs层,p + GaAs层上形成n型金属(14),p型金属(5)来简化蚀刻工艺。
-
公开(公告)号:KR1019960000361B1
公开(公告)日:1996-01-05
申请号:KR1019910024252
申请日:1991-12-24
IPC: H01L21/28
Abstract: forming the first metal pattern after depositing the metal layer on a silicon substrate; forming a connecting metal layer by patterning as a reactive ion etching using gases of CI species as the metal layer after depositing the etching stop layer and metal layer on the silicon substrate where the first metal layer is formed; processing as SF6 gas to eliminate exposed part of the etching stop layer simultaneously as eliminating the gas of CI species; exposing the upper part of connecting metal layer by flattening the interlayer insulating film after depositing the interlayer insulating film on the whole surface; forming a pattern of the second metal layer after depositing the metal layer on top of interlayer insulating film and connecting metal layer.
Abstract translation: 在将所述金属层沉积在硅衬底上之后形成所述第一金属图案; 通过在将形成第一金属层的硅基板上沉积蚀刻停止层和金属层之后,通过使用Cl物质的气体作为金属层通过图案化作为反应离子蚀刻来形成连接金属层; 作为SF6气体处理,以消除CI物质的气体同时消除暴露的部分蚀刻停止层; 在层间绝缘膜沉积在整个表面上之后使层间绝缘膜平坦化,使连接金属层的上部暴露; 在将金属层沉积在层间绝缘膜和连接金属层的顶部上之后,形成第二金属层的图案。
-
-
-
公开(公告)号:KR1019930014863A
公开(公告)日:1993-07-23
申请号:KR1019910022922
申请日:1991-12-13
IPC: H01L21/66
Abstract: 본 발명은 간단한 광학시스템과 영상처리시스템을 이용해 반도체재료의 에너지 갭(Energy Gap)을 사정하기 위한 에너지 갭 측정방법에 관한 것으로 지금까지는 주로 이론적 바탕에 근거하여 분광 광도계를 통해 반도체 재료의 에너지 캡 크기를 유도했다.
그러나 본 발명은 투과 스펙트럼을 얻기 위해 광원(light source)의 파장을 연속적으로 변화시켜 시편에 주사시키는 기존의 분광 광도계(spectro photometer)를 사용하는 대신에 일정대역의 광원(에너지 갭(Eg)을 중심으로한 일정파장대신의 빛)을 일괄적으로 시편에 투과시켜 이 응답을 영상화한후 이 영상위에 디지틀 영상처리 시스템(digital image processing system)을 이용해 에너지 갭(Eg)값을 직접 읽어낼 수 있도록 영상기법을 이용한 반도체 에너지 갭 측정방법을 제공하는 것이다.-
公开(公告)号:KR1019930011219A
公开(公告)日:1993-06-24
申请号:KR1019910021079
申请日:1991-11-25
IPC: H01L27/108
Abstract: 본 발명은 반도체 집적회로의 제조방법에 관한 것으로, 특히 반응성 이온 건식식각에 의해 형성된 잔류막의 표면에 형성되는 SiC 막을 이용하여 캐패시티(capactor)를 제조하는 방법에 관한 것이다.
본 발명의 방법은, 실리콘 기판상에 불순물이 주입된 제1다결정 실리콘을 증착하는 단계와, 상기 제1다결정 실리콘을 소정의 두께로 식각하여 잔류막을 형성하는 단계와, 급속 열처리 방법으로 하여 열처리하여 소정 두께의 SiC박막을 형성하는 단계와, 상기 급속열처리 방법에 의해 생성된 흑연(graphite)탄소층을 제거하는 단계와, 상기 SiC 박막 상에 절연막을 증착하는 단계와, 상부 전극을 형성하기 위하여 상기 절연막 상에 제2다절정 실리콘을 증착하는 단계와, 감광막을 사용하여 캐패시터 영역을 정의하는 단계 및, 반응성 이온 건식시각 방법으로 유전물까지 상기 캐패시터 영역이외의 부분을 식각한 후 상기 감광막을 제거하는 단계를 포함한다.-
公开(公告)号:KR1019930001854B1
公开(公告)日:1993-03-15
申请号:KR1019900007228
申请日:1990-05-21
Applicant: 한국전자통신연구원
IPC: H01L21/263
Abstract: A section heating vacuum reactive furnace for rapid heat treating equipment is composed of (A) upper stainless steel sheet (3) combined with upper part of upper quartz window (5) by arraying tungsten halogen lamp (1), (2) into crossed two layers, (B) a reactive furnace wall (6) of anode oxidized aluminum sheet, (C) reacting chamber composed of the upper quartz window (5) and the lower stainless steel sheet (8), (D) O-ring (4), (7) inserted into the space between the upper stainless steel sheet (3) and the upper quartz window (5) and/or reactive furnace wall (6), to prevent demage of upper quartz window (5) under high vacuum, and (E) cooling water passway (12) maintaining the temperature of the wall surface at less than 100 deg.C to prevent deposition.
Abstract translation: 一种用于快速热处理设备的部分加热真空反应炉由(A)上部不锈钢板(3)与上部石英窗(5)的上部组合,通过将卤素灯(1),(2)排列成二叉 层,(B)阳极氧化铝片的反应炉壁(6),(C)由上石英窗(5)和下不锈钢板(8)组成的反应室,(D)O形环(4) ),(7)插入到上不锈钢板(3)和上石英窗(5)和/或反应炉壁(6)之间的空间中,以防止在高真空下上层石英窗(5) 和(E)冷却水通道(12),保持壁表面的温度低于100℃以防止沉积。
-
公开(公告)号:KR100057470B1
公开(公告)日:1992-12-19
申请号:KR1019900007233
申请日:1990-05-21
Applicant: 한국전자통신연구원
IPC: H01L21/285 , H01L21/324
-
公开(公告)号:KR1019920009368B1
公开(公告)日:1992-10-15
申请号:KR1019900007229
申请日:1990-05-21
Applicant: 한국전자통신연구원
IPC: H01L21/205
Abstract: The frame is used for supporting wafer in a reactor of photo CVD or rapid heat-treating process for manufacturing LSI semiconductor. The frame comprises quartz-plate wafer supporter (2) having positioning pin (1a) engaged with positioning hole (2a) at reactor body (1) and other positioning pin (1b) engaged with slot (3a) of latch piece (3); lead wire (4) inserted to lead-wire holes at the side of the supporter (2); three L-shaped support pins (5) arranged with same intervals at the periphery of central circular space (2c).
Abstract translation: 该框架用于在用于制造LSI半导体的光CVD反应器或快速热处理工艺的反应器中支撑晶片。 框架包括具有与反应器主体(1)上的定位孔(2a)接合的定位销(1a)和与闩锁件(3)的槽(3a)接合的其它定位销(1b)的石英板晶片支撑件(2)。 引线(4)插入到支撑件(2)一侧的引线孔上; 在中央圆形空间(2c)的周边以相同间隔布置的三个L形支撑销(5)。
-
-
-
-
-
-
-
-
-