公开(公告)号：KR1020100065766A

公开(公告)日：2010-06-17

申请号：KR1020080124277

申请日：2008-12-08

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  박건식 ,  유성욱 ,  윤용선 ,  김상기 ,  강승열 ,  구진근 ,  김보우 ,  강진영

IPC: H01L29/786

CPC classification number: H01L51/0021 ,  H01L51/0545 ,  H01L51/105

Abstract: PURPOSE: A method of manufacturing an organic thin-film transistor by self alignment is provided to improve device performance and production yield by preventing the misalignment between a gate and a source-drain electrode. CONSTITUTION: A sensitive film and a photo-bleaching film are laminated on a gate insulating layer. The sensitive film(104a) at a field region is selectively exposed through an exposure process. The photo-bleaching film(105) is removed, and the sensitive film on the gate electrode and the sensitized filed region has inverse pattern. And then, the exposure process over the whole region is performed, and the sensitive film of the source and drain region which has no inverse pattern is sensitized.

Abstract translation: 目的：提供通过自对准制造有机薄膜晶体管的方法，以通过防止栅极和源极 - 漏极之间的不对准来提高器件性能和生产率。 构成：在栅绝缘层上层压感光膜和光漂白膜。 场区域的敏感膜（104a）通过曝光工艺选择性曝光。 去除光漂白膜（105），栅极电极和敏化区域上的敏感膜具有反向图案。 然后，进行整个区域的曝光处理，并且没有反向图案的源极和漏极区域的敏感膜被致敏。

公开(公告)号：KR1020100063577A

公开(公告)日：2010-06-11

申请号：KR1020080122151

申请日：2008-12-03

Applicant: 한국전자통신연구원

Inventor： 김상기 ,  구진근 ,  김보우 ,  우종창 ,  강진영 ,  박건식 ,  박종문 ,  유성욱

IPC: B24B37/00 ,  B24B37/34 ,  H01L21/304

CPC classification number: B24B37/04 ,  B24B37/20 ,  B24B37/34 ,  B24B57/02

Abstract: PURPOSE: A chemical mechanical polishing apparatus is provided to improve flatness and uniformity of a CMP(Chemical Mechanical Polishing) process by smoothly letting abrasive into the center of a workpiece. CONSTITUTION: A chemical mechanical polishing apparatus(1) comprises a movable device frame(10), a workpiece polishing unit(30), and workpiece holder unit(50). The movable device frame is movably installed in an equipment base(10a). The workpiece polishing unit is rotatably installed between the device frames to grind the workpiece. The workpiece holder unit is installed on the lower part of the workpiece polishing unit. The workpiece is mounted on the workpiece holder unit.

Abstract translation: 目的：提供化学机械抛光装置，通过平滑地将研磨剂放入工件的中心来提高CMP（化学机械抛光）工艺的平整度和均匀性。 构成：化学机械抛光装置（1）包括可移动装置框架（10），工件抛光单元（30）和工件保持单元（50）。 可移动装置框架可移动地安装在设备基座（10a）中。 工件抛光单元可旋转地安装在装置框架之间以研磨工件。 工件保持单元安装在工件抛光单元的下部。 工件安装在工件支架单元上。

公开(公告)号：KR1020070061135A

公开(公告)日：2007-06-13

申请号：KR1020060050225

申请日：2006-06-05

Applicant: 한국전자통신연구원

Inventor： 김호영 ,  조경익 ,  김보우 ,  남은수

IPC: H01P5/18 ,  H01P5/08

CPC classification number: H01P5/18 ,  H01P5/04 ,  H01P5/08

Abstract: A band signaling transmitter using multiplex waveguide structures is provided to transmit an electric signal of 50GHz or more generated from an MMIC mounted on a ceramic substrate. Signal transfer lines(210,220) of a multistage waveguide are connected to each other at least two stages on a substrate by at least two separated metal surfaces with different width and/or length by wiring an MMIC(Microwave Integrated Circuit Design). The signal transfer line has first double lines having two first metal surfaces separated by double-wiring the MMIC, and second double lines having two second metal surfaces different from the first metal surface in the width and length.

Abstract translation: 提供使用多路波导结构的频带信令发射机，以发射由安装在陶瓷基片上的MMIC产生的50GHz或更大的电信号。 通过布线MMIC（微波集成电路设计），多级波导的信号传输线（210,220）通过具有不同宽度和/或长度的至少两个分离的金属表面在至少两个阶段上彼此连接在基板上。 信号传输线具有第一双线，其具有通过MMIC双重布线分开的两个第一金属表面，以及具有与第一金属表面不同宽度和长度的两个第二金属表面的第二双线。

公开(公告)号：KR100620911B1

公开(公告)日：2006-09-13

申请号：KR1020040091710

申请日：2004-11-11

Applicant: 한국전자통신연구원

Inventor： 유성욱 ,  박종문 ,  박건식 ,  윤용선 ,  김상기 ,  배윤규 ,  임병원 ,  구진근 ,  김보우

IPC: H01L21/60

Abstract: 본 발명은 반도체 소자의 골드 범프 제조방법에 관한 것으로, 기판 상부의 소정 영역에 금속 패드를 형성한 후 상기 금속 패드의 소정 영역이 노출되도록 전체 상부에 보호층을 형성하는 단계와, 노출된 상기 금속 패드 및 상기 보호층의 상부에 소정 두께의 확산 방지층, 접착층 및 포토 레지스트층을 순차적으로 형성하는 단계와, 상기 확산 방지층의 소정 영역이 노출되도록 상기 포토 레지스트층 및 상기 접착층을 순차적으로 제거한 후 상기 결과물의 전체 상부에 씨드 금속층을 형성하는 단계와, 상기 씨드 금속층의 상부에 소정 두께의 골드 범프를 형성한 후 상기 포토 레지스트층의 일부가 노출되도록 상대적으로 두께가 얇은 부분에 형성된 골드 범프와 상기 씨드 금속층을 제거하는 단계와, 상기 접착층이 노출되도록 상기 금속 패드의 상측에 형성된 골드 범프 이외에 형성된 골드 범프, 상기 씨드 금속층 및 상기 포토 레지스트층을 제거한 후 노출된 상기 접착층과 상기 확산 방지층을 순차적으로 제거하는 단계를 포함함으로써, 포토 레지스트층의 들뜸 현상을 억제시킬 수 있으며, 노광 및 현상 과정에서 현상용액에 의한 씨드 금속층의 부식현상으로 범프의 전단강도가 약화되는 문제점을 억제할 수 있는 효과가 있다.
반도체 소자, 골드 범프, 금속 패드, 확산 방지층, 접착층, 씨드 금속층

公开(公告)号：KR1020060032448A

公开(公告)日：2006-04-17

申请号：KR1020040081397

申请日：2004-10-12

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  박건식 ,  유성욱 ,  윤용선 ,  김상기 ,  배윤규 ,  임병원 ,  구진근 ,  김보우

IPC: H01L21/336

CPC classification number: H01L21/28587

Abstract: 본 발명은 티형 게이트의 제조방법에 관한 것으로, 보다 상세하게는 전자빔과 광 리소그라피 공정을 이용하여 한 종류의 감광막에서 두 종류의 형상을 형성하고, 소정 두께의 차단막을 형상반전용 상층 감광막과 하층 감광막 사이에 위치되도록 게재함으로써, 화합물 반도체 소자의 제작공정을 용이하게 할 수 있을 뿐만 아니라 제조수율의 향상 및 공정단계의 간략화에 의한 제작비용 절감 효과를 기대할 수 있는 효과가 있다.
화합물 반도체 소자, 티형 게이트, 감광막, 리소그라피

公开(公告)号：KR100445915B1

公开(公告)日：2004-08-25

申请号：KR1020020003708

申请日：2002-01-22

Applicant: 한국전자통신연구원

Inventor： 이주현 ,  엄낙웅 ,  김보우

IPC: G06F13/28

Abstract: PURPOSE: A memory system controlling system and method is provided to perform a read/write operation at a memory device by increasing the number of a system clock so that it can reduce the number of the memory devices without lowering a bandwidth of a system bus and a system performance. CONSTITUTION: The system comprises a control register(320), a data separation/integration module(330), a clock number increasing device(350), and a burst memory control engine(340). The control register(320) stores data necessary for a control operation. The data separation/integration module(330), installed between a system bus and the burst memory device(310), separates one data from the system bus, increases the separated data, and transmits the increased data to the burst memory device(310) in a case of a write operation mode. The data separation/integration module(330) takes the increased data from the burst memory device(310), integrates the increased data into one data, and transmits the integrated data to the system bus in a case of a read operation mode. The clock number increasing device(350) increases the number of the clocks by using the data stored at the control register(320), and transmits the increased clock signals to the data separation/integration module(330) for synchronizing the data bus of the burst memory device(310) with the system data bus. The burst memory control engine(340) generates control signals for controlling the control register(320), the data separation/integration module(330) and the burst memory device(310).

Abstract translation: 目的：提供一种存储系统控制系统和方法，用于通过增加系统时钟的数量来执行存储装置处的读/写操作，使得其可以减少存储装置的数量而不降低系统总线的带宽，并且 系统性能。 构成：该系统包括控制寄存器（320），数据分离/集成模块（330），时钟数增加装置（350）和突发存储器控制引擎（340）。 控制寄存器（320）存储控制操作所需的数据。 安装在系统总线和突发存储器设备（310）之间的数据分离/集成模块（330）从系统总线分离一个数据，增加分离的数据，并将增加的数据发送到突发存储器设备（310） 在写入操作模式的情况下。 数据分离/集成模块（330）从突发存储器设备（310）获取增加的数据，将增加的数据集成到一个数据中，并且在读操作模式的情况下将集成数据发送到系统总线。 时钟数增加装置（350）通过使用存储在控制寄存器（320）中的数据来增加时钟的数量，并且将增加的时钟信号发送到数据分离/集成模块（330），用于同步数据总线 （310）与系统数据总线连接。 突发存储器控制引擎（340）产生用于控制控制寄存器（320），数据分离/集成模块（330）和突发存储器设备（310）的控制信号。

公开(公告)号：KR1020030013557A

公开(公告)日：2003-02-15

申请号：KR1020010047622

申请日：2001-08-08

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  권성구 ,  유성욱 ,  박건식 ,  김보우 ,  김대용

IPC: H01L21/768

Abstract: PURPOSE: A method for fabricating a metal interconnection of a semiconductor device is provided to prevent a fine pillar-type metal pattern, by making metal layers connected by a pillar-type metal pattern, by forming the metal pattern after a process for patterning a metal layer for forming a lower metal interconnection, by having the lower metal interconnection and the metal pad made of a metal layer, and by making the lower portion of the metal pattern broader than the upper portion. CONSTITUTION: An interlayer dielectric is formed on a semiconductor substrate(301) and patterned to form a contact hole so that a predetermined portion of the substrate is exposed. A metal layer and an anti-reflective coating(ARC) are sequentially formed on the interlayer dielectric to fill the contact hole. The ARC is patterned. The metal layer in the exposed portion is etched to form a lower metal interconnection. After a photoresist layer is formed, a predetermined photoresist layer pattern is formed on the ARC. The photoresist layer is patterned to make the photoresist layer left between the lower metal interconnections. After the ARC is patterned, the metal layer in the exposed portion is etched to form the metal pattern. After a spacer(306) is formed on the sidewall of the metal pattern and the lower metal interconnection, the metal layer in the exposed portion is etched. The second interlayer dielectric(313) is formed and planarized until the surface of the metal pattern is exposed. A metal interconnection is formed on the second interlayer dielectric.

Abstract translation: 目的：提供一种用于制造半导体器件的金属互连的方法，以通过在金属图案化的工艺之后形成金属图案来通过在柱状金属图案上连接金属层来防止细柱型金属图案 通过具有由金属层制成的下金属互连和金属垫，以及通过使金属图案的下部比上部更宽而形成下金属互连的层。 构成：在半导体衬底（301）上形成层间电介质，并构图以形成接触孔，以使衬底的预定部分露出。 在层间电介质上依次形成金属层和抗反射涂层（ARC）以填充接触孔。 ARC图案化。 蚀刻暴露部分中的金属层以形成下部金属互连。 在形成光致抗蚀剂层之后，在ARC上形成预定的光致抗蚀剂层图案。 对光致抗蚀剂层进行图案化以使光致抗蚀剂层留在下部金属互连之间。 在ARC被图案化之后，暴露部分中的金属层被蚀刻以形成金属图案。 在金属图案和下金属互连的侧壁上形成间隔物（306）之后，暴露部分中的金属层被蚀刻。 第二层间电介质（313）形成并平坦化，直到金属图案的表面露出。 在第二层间电介质上形成金属互连。

公开(公告)号：KR100316241B1

公开(公告)日：2002-04-24

申请号：KR1019980051099

申请日：1998-11-26

Applicant: 한국전자통신연구원

Inventor： 김시호 ,  김보우 ,  유병곤 ,  이원재

IPC: G11C7/06

Abstract: 비휘발성 강유전체 메모리의 동작 수명을 향상시키기 위하여, 선택 되지 않는 센스 앰프(S/A)에 연결되어 있는 기준 셀은 읽기/쓰기 동작 시에 기준 셀의 워드 선을 선택하지 않도록 기준 셀을 배치함으로써, 기준 셀에 인가되는 사이클의 횟수를 감소시키는 강유전체 메모리 소자가 개시된다. 본 발명은, 1 개의 선택 트랜지스터 및 1 개의 강유전체 저장 캐피시터를 각각 구비한 메모리 셀 및 기준 셀들이 매트릭스 형상으로 배열된 비휘발성 강유전체 메모리에 있어서, 그 출력단은 상기 기준 셀의 선택 트랜지스터의 게이트에 연결되고, 그 입력단의 일단은 기준 셀의 워드 선에 연결되고, 입력단의 타단은 해당 기준 셀의 선택 신호에 연결되는 AND 논리 게이트를 구비함으로써, 상기 해당 기준 셀의 선택 신호와 기준 셀의 워드 선의 신호가 모두 인가되었을 경우에만, 기준 셀을 구동시킨다. 본 발명에 따르면, 선택된 센스 앰프에 연결된 해당 기준 셀의 선택 트랜지스터가 on되어 기준 셀의 정보가 읽어 지기 때문에 기준 셀에 인가되는 전압의 사이클 횟수가 감소된다. 그 결과, 메모리의 전체 수명이 증가하게 된다.

公开(公告)号：KR100280832B1

公开(公告)日：2001-04-02

申请号：KR1019970065335

申请日：1997-12-02

Applicant: 한국전자통신연구원

Inventor： 최창억 ,  이종현 ,  장원익 ,  백종태 ,  김보우 ,  이용일

IPC: H01L21/027

Abstract: 본 발명은 노광 장비용 프로그래머블 마스크에 관한 것으로, 특히 전기적 신호에 의하여 광 개폐가 이루어지는 미세 소자가 마스크 상에 하나의 화소를 이루는 형태로 집적된 패턴 노광용 마스크에 관한 것이다.
반도체 집적회로의 미세회로 인쇄는 자외선 등을 노광 광원으로 이용하여 회로 패턴이 새겨진 인쇄회로 원판, 즉 마스크의 패턴을 축소시켜 투사하는 방식의 노광 인쇄장비를 주로 사용하고 있다. 그러나 이러한 방법에서는 십 여장 이상의 마스크가 필요하게 되며, 소자의 제작 종류가 많을 경우 이에 따른 노광용 마스크의 제작 기간 및 비용 소요가 큰 부담이 되고 있다.
본 발명에서는 미소 광 개폐 소자가 집적된 프로그래머블 마스크 상에서 직접 설계된 회로의 패턴을 구현시키고 이 패턴을 웨이퍼 등의 기판에 투사시켜 인쇄하는 방법을 제시한다.

公开(公告)号：KR100279794B1

公开(公告)日：2001-02-01

申请号：KR1019970037682

申请日：1997-08-07

Applicant: 한국전자통신연구원

Inventor： 유종선 ,  김보우

IPC: H01L29/78 ,  H01L21/336

Abstract: 1. 청구 범위에 기재된 발명이 속한 기술 분야
반도체 제조 분야에 관한 것임.
2. 발명이 해결하고자 하는 기술적 과제
소오스 및 드레인 영역을 형성하기 위한 고온 열처리 과정에서 강유전막으로 형성된 게이트 절연막의 강유전 특성을 손상하지 않는 트랜지스터 및 그 제조 방법을 제공하고자 한다.
3. 발명의 해결 방법의 요지
실리콘 기판의 소오스 및 드레인 영역이 형성될 영역 상부에 불순물이 주입된 전도막을 형성하고 열처리하여 소오스 및 드레인 확산층을 형성한 후 게이트 절연막 및 게이트 전극을 형성한다.
4. 발명의 중요한 용도
반도체 장치 제조 방법에 이용됨