公开(公告)号：KR100152390B1

公开(公告)日：1998-11-02

申请号：KR1019950041329

申请日：1995-11-14

Applicant: 한국전자통신연구원

Inventor： 최병철 ,  정연쾌 ,  신동진

IPC: H04B7/26

Abstract: 본 발명은 이동통신 시스템에서의 제어국과 기지국간의 다중화된 중계선의 경로구성 및 그 제어방법에 관한 것으로, 다중화된 중계선을 통해 구성되는 제어국과 기지국간의 상호연결망은 다수의 노드와 브릿지 노드의 제어국 단위망 및 기지국 단위망, 제어국측 중계선 정합장치, 기지국측 중계선 정합장치, 제어국측 중계선 정합장치와 기지국측 중계선 정합장치를 정합하는 중계선을 포함하여 이루어져, 제어국과 기지국간의 다중화된 중계선 링크를 통해 메시지 경로 선택이 가능하게 함은 물론, 하나의 중계선 링크를 통해 전송되는 메시지를 여러 링크로 분산시키고, 여러개의 중계선들로 구성함에 따라 제어국과 기지국간의 메시지 전송을 위한 전송기회를 빈번히 함으로써 전송 지연시간을 감소시키고, 상기 중계선 링크를 통한 메시지 경로의 � ��애에 대해 정상적인 경로로 메시지 전송이 가능하게 경로를 관리함으로써 메시지 유실을 최소화한다.

公开(公告)号：KR1019980045023A

公开(公告)日：1998-09-15

申请号：KR1019960063180

申请日：1996-12-09

Applicant: 한국전자통신연구원 ,  주식회사 엘지데이콤

Inventor： 오돈성 ,  이인환 ,  신동진

IPC: H04B3/23

Abstract: 본 발명은 통신망에서 반향을 제거하기 위한 반향 제거기에 관한 것으로, 특히 하나의 DSP에서 여러 채널에 대한 반향 제거를 수행할 수 있도록 하기 위해, 탭수가 큰 적응 필터(LADF)와 탭 수가 작은 적응 필터(SADF) 등을 사용하여 긴 지연시간을 갖는 임펄스 응답에도 계산량을 줄일 수 있도록 한 반향 제거기에 관해 개시된다.

公开(公告)号：KR100141347B1

公开(公告)日：1998-07-01

申请号：KR1019940035487

申请日：1994-12-21

Applicant: 한국전자통신연구원

Inventor： 박형준 ,  홍재환 ,  최병철 ,  정연쾌 ,  배달진 ,  신동진

IPC: H04L12/28

Abstract: 본 발명은 고성능 프로세서간 통신망 노드의 셀프루팅 경로 제어용 어드레스 애트리뷰트 구조 및 할당 방법에 관한 것으로, 노드에서 수신된 메세지 프레임의 어드레스를 노드 자신이 가지고 있는 어드레스 및 어드레스 애트리뷰트를 응용하여 경로 제어를 수행하므로서 1레벨 이상의 다양한 통신망 토플로지 환경하에서 어드레싱 체계의 변경시에도 셀프 루팅이 가능하도록 하고, 다양한 토플로지 형상하에서도 일정한 노드 그룹에 대한 멀티캐스팅 통신을 구현할 수 있도록 하기 위한 것이다.
이에 따라 본 발명은 다양한 토플로지 형상하에서도 일정한 노드그룹에 대한 멀티캐스팅 통신을 구현 가능하게 하므로 메세지 프레임에 대한 통신망 서비스 품질을 향상시킬 수 있는 효과가 있다.

公开(公告)号：KR100135912B1

公开(公告)日：1998-07-01

申请号：KR1019940036022

申请日：1994-12-22

Applicant: 한국전자통신연구원

Inventor： 홍재환 ,  정연쾌 ,  박형준 ,  장문수 ,  류득수 ,  신동진

IPC: H04W84/16 ,  H04W76/02

Abstract: 본 발명은 CMS(CDMA Mobile System)의 기지국 제어장치(Base Station Controller)과와이동통신 교환기간의 정합을 위한 이동통신 교환기의 기지국 제어장치 정합 서브 시스팀에 관한 것으로, CEPT 방식 PCM 중계선과 타 시스팀과의 정합 기능을 수행하는 디지털 중계선 정합장치(3)를 포함하여 구성된다.
이에 따라 본 발명은 이동 통신 교환기와 기지국 제어장치간 통신을 위하여 기존의 전전자 교환기에 서브시스팀의 용량 증대를 위한 확장성을 증가시키고, 가장 경제적인 접속을 위한 서브 시스팀의 구현이 용이한 효과가 있다.

公开(公告)号：KR100129143B1

公开(公告)日：1998-04-08

申请号：KR1019940035488

申请日：1994-12-21

Applicant: 한국전자통신연구원

Inventor： 이인화 ,  장문수 ,  박형준 ,  홍재환 ,  배달진 ,  신동진

IPC: H04L12/801 ,  H04L12/46 ,  H04L12/70

Abstract: Disclosed is a matching apparatus for processing packet data utilizing E1 link in a communication network. The apparatus comprises a phase lock loop circuit, a processor matching circuit, a controlling/decoding circuit, an E1 framer, an E1 transmitting/receiving circuit, an IPC matching circuit and a clock generator. The phase lock loop circuit supplies a clock. The processor matching circuit receives a Read/Write signal from a processor. The controlling/decoding circuit decodes the address from the matching circuit by selecting a board, a remote alarm and a local alarm. The E1 framer is initialized and the state of E1 framer is continuously reported to the processor matching circuit. The E1 transmitting/receiving circuit processes and transmits the data from E1 framer and from a line driver. The data, clock and information from the E1 framer are transmitted to the IPC matching circuit.

Abstract translation: 公开了一种用于在通信网络中利用E1链路处理分组数据的匹配装置。 该装置包括锁相环电路，处理器匹配电路，控制/解码电路，E1成帧器，E1发送/接收电路，IPC匹配电路和时钟发生器。 锁相环电路提供时钟。 处理器匹配电路从处理器接收读/写信号。 控制/解码电路通过选择电路板，远程报警器和本地报警器来对来自匹配电路的地址进行解码。 E1成帧器被初始化，并且E1成帧器的状态被连续报告给处理器匹配电路。 E1发送/接收电路从E1成帧器和线路驱动器处理和发送数据。 来自E1成帧器的数据，时钟和信息被传送到IPC匹配电路。

公开(公告)号：KR100120720B1

公开(公告)日：1997-10-27

申请号：KR1019940027170

申请日：1994-10-24

Applicant: 한국전자통신연구원

Inventor： 정연쾌 ,  홍재환 ,  박형준 ,  최병철 ,  신동진

IPC: H04L12/417

Abstract: The modulator using for reverse direction link of CDMA mobile telecommunication system performs the demodulation process with a contradiction ratio. It includes a number of Hadamard correlator group(1) receiving input signal,, a calculator(2) calculating the contradiction ratio with outputs of the correlator group, a sequence pair comparator(3) processing inputs coming from one input group receiving N number of outputs of the correlators and another input group receiving N number of outputs of the calculator and sending the processed results back to the calculator, and a signal power estimator(4) providing output to the calculator.

Abstract translation: CDMA移动通信系统的逆向链路调制器以矛盾比率进行解调处理。 它包括一个接收输入信号的Hadamard相关器组（1），一个计算器（2），用于计算与相关器组的输出的矛盾比，一个序列对比较器（3）处理从一个输入组接收N个 相关器的输出和接收计算器的N个输出的另一个输入组，并将处理结果发送回计算器;以及信号功率估计器（4）向计算器提供输出。

公开(公告)号：KR1019970055717A

公开(公告)日：1997-07-31

申请号：KR1019950047848

申请日：1995-12-08

Applicant: 한국전자통신연구원

Inventor： 장문수 ,  신동진 ,  이충근

IPC: H04L12/24 ,  H04L12/26

Abstract: 본 발명은 CDMA 이동통신 시스템의 무선 데이타 통신 연동장치에 관한 것으로 데이타 서비스에 요구되는 프로토콜을 구현하며, 전체 시스템을 관리하는 연동장치 관리블록: 중계선 회선과의 물리적인 정합과 스위칭 기능에 의해 다수의 채널을 하나의 그룹으로 하여 출력하는 중계선 정합 및 스위치 블록: 및 상기 중계선 정합 및 스위치 블록으로 부터 수신된 이동국 단말기의 데이타를 이동통신 제어국에서 첨가한 프리엠블을 제거하고 순수한 데이타를 추출하여 상기 연동장치 관리블록으로 전송하고 상기 연동장치 관리블록으로 부터 수신한 공중전화망의 단말기의 순수 데이타에 프리엠블을 추가하여 정해진 채널에 삽입하는 기능 및 애널로그 데이타 단말기와 통신하기 위해 애널로그 모뎀 신호로 변환기능을 수행하는 속도 변환 및 모뎀 정합 블 으로 구성되는 것을 특징으로 한다.

公开(公告)号：KR100118334B1

公开(公告)日：1997-07-16

申请号：KR1019940032825

申请日：1994-12-05

Applicant: 한국전자통신연구원

Inventor： 장문수 ,  이인환 ,  류득수 ,  홍재환 ,  신동진

IPC: H04B7/216

公开(公告)号：KR1019970011684B1

公开(公告)日：1997-07-14

申请号：KR1019940034646

申请日：1994-12-16

Applicant: 한국전자통신연구원

Inventor： 이재호 ,  홍재환 ,  신동진

IPC: H04B7/216

Abstract: a first decoder receiving a first chip selection signal generated in a selector and transcoding interface board assembly(SXIA); a second decoder receiving a second chip selection signal generated in a selector and transcoding board assembly(SXOA); a dual memory which outputs a first and second BUSY signal controlling the direction of data transmission by receiving the signals generated in the first and second decoder, and transmits the stored data in the set transmission direction; a first operation control part controlling the operation of SXIA according to the bus signal generated in SXIA and the signal generated in the first decoder and the first BUSY signal generated in the dual memory; and a second operation control part controlling the operation of SXOA according to the bus signal generated in SXOA and the signal generated in the second decoder and the second BUSY signal generated in the dual memory.

Abstract translation: 接收在选择器和代码转换接口板组件（SXIA）中生成的第一芯片选择信号的第一解码器; 接收在选择器和转码板组件（SXOA）中生成的第二芯片选择信号的第二解码器; 双存储器，其通过接收在第一和第二解码器中生成的信号来输出控制数据传输方向的第一和第二BUSY信号，并以设定的传输方向发送所存储的数据; 第一操作控制部分，根据在SXIA中产生的总线信号和在第一解码器中产生的信号和在双存储器中产生的第一BUSY信号来控制SXIA的操作; 以及第二操作控制部分，其根据在SXOA中生成的总线信号和在第二解码器中产生的信号和在双存储器中生成的第二BUSY信号来控制SXOA的操作。

公开(公告)号：KR1019970031697A

公开(公告)日：1997-06-26

申请号：KR1019950042068

申请日：1995-11-17

Applicant: 한국전자통신연구원

Inventor： 오돈성 ,  신동진 ,  이영대

IPC: H04M3/22

Abstract: 본 발명은 디지탈 이동통신 교환기내에 들어가는 반향제거장치에 관한 것으로 특히, 타임 스위치 제어프로세서측에서 수신되는 직렬형태의 모드/어드레스 데이타를 정합하여 병렬형태의 데이타로 변환하여 출력하고 출력측에서 입력되는 병렬형태의 데이타를 상기 타임스위치 제어프로세서측으로 직렬형태의 모드/어드레스 데이타로 변환 전송하는 데이타 정합수단과, 타임스위치장치와 정합되는 서브하이웨이 정합수단과, 제어신호의 입력에 따라 상기 서브하이웨이 정합수단과 데이타를 송수신하여 내부 또는 전체 시스템의 반향제거 동작중 발생되는 오류 검출과 유지보수 기능을 수행하며 FI(Fault Interfacc)와 정합되는 유지보수수단과, 제어신호의 입력에 따라 상기 데이타 정합수단으로 부터 출력되는 데이타를 입력받아 상기 서브하이웨이 정합 수단의 동작을 제어하는 데이타 처리수단 및 상기 데이타 정합수단으로 입력되는 모드에 대한 데이타에 따라 상기 데이타 처리수단과 유지보수수단을 제어하는 반향제거 동작 제어수단등을 구비하는 회로팩들을 다수개 포함하여 16개의 DSP를 실장하여 LECA당 64채널에 대해 반향제거를 수행할 수 있게 하여 반향제거회로팩을 최대 16매까지 실장한 경우에는 1024채널에 대하여 반향제거 또는 반향제거 해제를 할 수 있다.