-
公开(公告)号：KR1019970056388A
公开(公告)日：1997-07-31
申请号：KR1019950053670
申请日：1995-12-21
Applicant: 한국전자통신연구원
IPC: H04L12/933 , H04L12/947
Abstract: 본 발명은 CDMA 시스템 네트워크뿐만이 아니라 일반 교환 시스템의 각 프로세서간 통신 네트워크를 구성할 수 있는 노드간의 포레임 스위치 장치인 고속 패킷 스위치 장치에 관한 것으로서, 그 특징은 고속 패킷 스위치 장치에 있어서, 4가지의 동작 모드로 입출력 신호선 폭을 시스템 설정시와 운용중 변경 지정할 수 있으며 스위치 자체 시험시 시험용 프레임을 선택하며 스위치 입력 신호선을 스위치 내부 전송 신호선 폭으로 변환하는 데이터 변환수단과, 프레임의 어드레스 영역으로부터 순수 어드레스 비트를 추출하는 어드레스 재구성 수단과, 상기 어드레스 재구성 수단에 의해 어드레스가 재구성되는 데에 소요되는 시간동안 프레임 전송을 지연시키는 지연수단과, 프레임의 경로를 결정하는 경로 제어 수단과, 프레임 단위 측면에서 비동기 방식 로 입력되는 모든 입력 포트로부터의 프레임들을 집중시키는 프레임 집중 수단과, 실질적인 프레임 데이터가 저장되는 프레임 입시저장 수단과, 균일한 프레임 버퍼의 크기를 유지시키기 위하여 버퍼를 제어하는 버퍼 제어 수단과, 상기 다수의 프레임 임시저장 수단으로부터 하나의 출력 포트로 프레임을 출력시키는 버퍼 스위치 수단 및 스위치 내부 전송 신호선을 스위치 출력선 폭으로 변환하는 데이터 변환수단을 포함하는 데에 있으므로, 본 발명은 스위칭 방식의 고속 패킷 교환으로 실시간 처리를 요구하는 프레임 전송 서비스가 가능하며, 가변길이의 패킷 프레임에 대한 스위칭이 가능하므로 기존의 HDLC 프레임 형태를 수용하는 통신장치에 적용하여 경제성을 극대화시킬 수 있고 고속 패킷 스위치의 각 입출력단에 데이터 변환기가 있어서 위치 내부 구조와 무관하게 다양한 입출력 신호선 폭을 수용하여 다양한 통신 네트워크에서의 응용이 가능하다는 데에 그 효과가 있다.
-
公开(公告)号：KR1019970056274A
公开(公告)日：1997-07-31
申请号：KR1019950047077
申请日：1995-12-06
Applicant: 한국전자통신연구원
IPC: H04L12/417
Abstract: 본 발명은 가상토큰버스 통신망의 매체접근 제어장치 및 제어방법에 관한 것으로, 다수의 노드, 통신망 관리기, 버스중계기, 버스관리기, M-bus, D-bus 등을 포함하여 구성되어 각 노드간의 데이타 전송을 위해 가상 토큰 버스방식을 이용하여 통신망에 있어서, 상기 노드들이 순환 데미지체인으로 구성되어 이 순환 데미지체인의 가장높은 우선순위를 가상토큰의 이동에 따라 각 노드에 순환시켜 모든 노드에게 공정한 버스점유 기회를 부여하고 또한 전송할 메세지를 가지는 노드간의 메세지 전송이 한번의 스위치오버 시간으로 이루어질 수 있는 매체접근 제어장치를 더 포함하여 구성되어, 가상토큰버스 통신망에서 매체에 대한 접근제어시 전송할 메세지를 가지는 두 노드 사이에 버스점유기회를 전달하는데 있어서, 순환 데이지 체인(cyclic-daisy-chain)을 이용하여 두 노드의 버스중재주소에 상관없이 항상 한번의 토큰전달시간이 걸리도록 하여 버스전송주기를 최소화 할 수 있는 효과가 있다.
-
-
公开(公告)号：KR1019960016272B1
公开(公告)日：1996-12-07
申请号：KR1019930026294
申请日：1993-12-02
Applicant: 한국전자통신연구원
IPC: H04M3/22
Abstract: The apparatus comprises an error sensing/processing apparatus on an operation part and the same on a stand-by part. The apparatus on the operation part comprises: a data and address-buffering means(21) transmitting data and address to the operation part; a buffer control means(22) which outputs a buffer control signal to the buffering means(21) and outputs a control signal to the stand-by part; an address latch means(26) which latches the next address after receiving a transmission-verifying signal, and maintaining the present address if receiving an error signal; a mode control means(24) controlling the doubling operation type; a main processor-inspecting means(25) inspecting a main processor; an error-sensing and processing means(27) outputting an error signal and an error interrupt signal; and a data transmission-verifying means(23) which outputs a transmission-verifying signal if receiving a write completion signal, and outputs an error signal otherwise.
Abstract translation: 该装置包括在操作部分上的错误感测/处理装置，并且其在备用部分上。 操作部分的装置包括：数据和地址缓冲装置（21）向操作部分发送数据和地址; 缓冲器控制装置（22），其向缓冲装置（21）输出缓冲器控制信号，并将控制信号输出到备用部分; 地址锁存装置（26），其在接收到发送验证信号之后锁存下一个地址，并且如果接收到错误信号则保持当前地址; 控制加倍操作类型的模式控制装置（24）; 主处理器检查装置（25）检查主处理器; 错误检测和处理装置（27），输出错误信号和错误中断信号; 以及数据发送验证装置，如果接收到写入完成信号则输出发送确认信号，否则输出错误信号。
-
-
Patent Agency Ranking
公开(公告)号：KR1019960027822A
公开(公告)日：1996-07-22
申请号：KR1019940035488
申请日：1994-12-21
Applicant: 한국전자통신연구원
IPC: H04L12/801 , H04L12/46 , H04L12/70
Abstract: 본 발명은 공중 통신망 및 이동통신망에서 E1 전송로 및 저송장비를 이용하여 거리제한 없이 원격지에 설치되어 있는 시스템간 패킷 데이터를 데이터의 양에 관계없이 전송로의 성능이 허용하는 한 송수신 할 수 있는 E1 링크를 이용한 패킷데이터 처리를 위한 정합장치에 관한 것으로, E1 링크 정합장치에 필요한 클럭을 공급해 주는 디지털 위상 고정 루우프회로와, 프로세서로부터 리드/라이트 신호를 수신하는 프로세서 정합회로와, 상기 프로세서 정합회로로부터 받은 보드어드레스를 디코더하는 디코딩 로직 기능이 있어 보드선택 및 원격 경보와 로우컬 경보를 선택하는 디코더 기능을 수행하는 프로세서 제어 및 보드 디코더 회로와, 상기 프로세서 제어 및 보드 디코더 회로로부터 선택되어 프로세서로부터신호를 받으면 이에따른 인지신호를 상 프로세서 정합회로를 통해 프로세서로 알려주어 프로세서 정합의 역할을 수행하는 두 개의 타임 스위치와, 노드 제어보드내의 제어프로세서에 의해 상기 타임 스위치를 통해 초기화되며 자신의 상태를 프로세서 저합회로를 통해 계속해서 프로세서에 보고하는 E1 프레이머와, 상기 E1 프레이머로부터 출력된 단극성데이터를 ITU-T에서 권고한 양극성 펄스 파형으로 만들어 전송선로로 송출하며 국간 중계기를 통해서 입력되는 양극성 데이터를 단극성 펄스로 재생하여 상기 E1 프레이머에 입력시키는 E1 송/수신회로와, 수신된 IPC 데이터, 클럭, 경보를IPC 데이터 송/수신회로를 통해 상기 E1 프레이머로 송신시키며 상기 E1 프레이머로부터 수신 되어온 데이터, 클럭, 경보를 IPC 데이터 송/수신회로를 통해 IPC 정합회로로 송신하는 IPC 정합회로 및 상기 디지 털 위상 고정 루우프 회로로부터 발생되는 기준 클럭을 분배 또는 분주하여 상기 각 구성요소의 동기신호로 공급하는 클럭발생부를 포함하는 것을 특징으로 하는 통신망에서 E1링크를 이용한 패킷 데이터 처리를 위한 정합장치를 제공하여 기존에 설치되어 운용중인 전송선로 및 장비를 이용하여 전송회선의 효율을 높이고 경제적인 망 구성이 가능하게 하는 효과가 있다.
-
公开(公告)号：KR1019960027796A
公开(公告)日：1996-07-22
申请号：KR1019940036025
申请日：1994-12-22
Applicant: 한국전자통신연구원
IPC: H04B7/26
Abstract: 본 발명은 CDMA 이동통신 각 제어국을 연결하기 위하여 계층상으로 상위 네트워크이고 제어국간에 중간 네트워크 역할을수행하는 다수개의 루우터 네트워크로 구성된 CDMA 이동통신 제어국 네트워크 구조에 관한 것으로, 기지국 네트워크인 BIN(BTS Interconnection Network)과 SBS(Selector Bank Subsystem)간의 CDMA 트래픽 정보와 BIN과 CCP(Call ContralProcessor)간의 제어 정보와 관련한 메세지 루팅 기능을 수행하는 다수의 LCIN(Local CDMA InterconnectionNetwork)(205)간의 통신에서 발생할수 있는 메세지의 흡수를 일정하게 유지시키고, 상기 LCIN(205) 상위에 상기LCIN(205)간의 분산된 통신 경로를 제공하는 동일한 레벨의 GCIN(200)을 두고, 상기 다수의 LCIN(205)간의 트래픽 용량에따라 다수의 GCIN(200)으로 확장시키도록 이루어진다. 따라서 본 발명은 제어국간의 망형 토플로지에서 네트워크 수의 증가에 따라 네트워크간의 링크 수가 기하 급수적으로 증가되어 단위 네트워크의 노드 수용 능력을 초과하게 되는 문제점을해결하고, 망형 토플로지에서 적용되기 곤란한 셀프 루팅을 변형된 망형 토플로지로 가능하게 하며, 메세지 폭주에 따른특정 네트워크의 과부하를 사전에 방지할 수 있는 효과가 있다.
-
公开(公告)号：KR1019960024942A
公开(公告)日：1996-07-20
申请号：KR1019940036023
申请日：1994-12-22
Applicant: 한국전자통신연구원
Abstract: 본 발명은 고성능 프로세서간 통신망 노드에서 메세지 프레임의 전송 경로를 제어하는 고성능 프로세서간 통신망 노드의 프레임 어드레스 검사기에 관한 것으로, 하드웨어 회로만으로 메세지 프레임의 프레임의 전송 경로를 제어하므로서 신속한 메세지 프레임의 교환을 통한 최소한의 경로 제어 지연 시간을 보장하게 하고, 프레임 어드레스 검사기내에서 수신 프레임의 어드레스 영역에 HDLC 통신방식에 따라 강제 삽입된 '0' 비트들이 제거된 후 제어경로가 수행되도록 하며, 노드 자신의 어드레스 및 경로 제어용 애트리뷰트가 소프트웨어적으로 변경 가능하게 프레임 어드레스 검사기를 구성하므로써 하드웨어 스위치의 적용에 따른 부가회로를 배제하고 노드 구성회로의 집적도를 향상시키기 위한 것이다.
-
-
公开(公告)号：KR1019950022427A
公开(公告)日：1995-07-28
申请号：KR1019930030886
申请日：1993-12-29
Applicant: 한국전자통신연구원
IPC: H04L12/40
Abstract: 본 발명은 수백개의 노드를 하나의 공유버스를 이용하여 노드간 프레임을 송수신하는 버스운용방식에 있어서 몇개의 그룹별로 나누어 각 그룹마다 하나의 계수기를 두고 해당 그룹내의 노드들에게 개별적인 비교기를 두어 각 아비트레이션 주소와 계수기의 출력값이 동일한 경우 전송기회를 주는 것을 특징으로 하는 버스아비트레이션에 관한 것으로, 각 노드마다 전송계수기를 두는 종래의 방식과는 달리 일정 그룹별로 하나의 계수기를 두고 해당 그룹내의 각 노드마다 개별적인 비교기를 두어 하드웨어적인 부피를 줄였으며, 노드간의 버스점유대기시간을 줄이기 위하여 버스점유예약기와 버스점유기로 버스 아비트레이션 과정을 분류하여 그에 따른 논리 구성을 과정별로 플립플롭과 각종 게이트로 구현하였다.
-
-
-
-
-
-
-
-
-
Search Results
95
records
(took 0.017 seconds)
