公开(公告)号：KR100733055B1

公开(公告)日：2007-06-28

申请号：KR1020060064518

申请日：2006-07-10

Applicant: 삼성전자주식회사

Inventor： 강창석 ,  최정달 ,  김주형 ,  설종선 ,  심재성 ,  전상훈

IPC: H01L27/115 ,  H01L21/8247

公开(公告)号：KR100660864B1

公开(公告)日：2006-12-26

申请号：KR1020050039727

申请日：2005-05-12

Applicant: 삼성전자주식회사

Inventor： 정연석 ,  김정우 ,  채희순 ,  김주형 ,  현재웅 ,  한정희

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: G11C16/0466 ,  G11C16/04 ,  G11C29/50 ,  G11C29/50004

Abstract: 소노스 메모리 소자의 동작 방법에 관해 개시되어 있다. 여기서, 본 발명은 기판에 이격되게 형성되어 있고 소정의 도전성 불순물이 도핑된 제1 및 제2 불순물 영역과, 상기 제1 및 제2 불순물 영역사이의 상기 기판 상에 형성된 게이트 산화막과, 상기 게이트 산화막 상에 형성된 제1 트랩층과, 상기 제1 트랩층 상에 형성된 절연막과, 상기 절연막 상에 형성된 게이트 전극을 포함하는 소노스 메모리 소자의 동작 방법에 있어서, 상기 제1 및 제2 불순물 영역은 각각 소오스 및 드레인 영역으로서, 상기 제1 불순물 영역에 4.7V를 인가하고, 상기 제2 불순물 영역에 인가하는 전압(V2)은 0보다 작고 -3V이상(0V>V2≥-3V)이며, 상기 게이트 전극에 4V를 인가하여 상기 소노스 메모리 소자에 데이터를 기록하는 것을 특징으로 하는 소노스 메모리 소자의 동작 방법을 제공한다.

公开(公告)号：KR1020060093383A

公开(公告)日：2006-08-25

申请号：KR1020050014087

申请日：2005-02-21

Applicant: 삼성전자주식회사

Inventor： 한정희 ,  김주형 ,  김정우 ,  전상훈 ,  정연석 ,  이승현

IPC: H01L27/115 ,  H01L21/8247 ,  B82Y10/00

CPC classification number: H01L29/42324 ,  H01L29/513 ,  H01L29/792 ,  H01L29/788

Abstract: 반도체 기판 상에 형성되는 게이트 구조물을 포함하는 비휘발성 메모리 소자가 개시된다. 게이트 구조물은, 반도체 기판 상의 제 1 절연막과, 제 1 절연막 상에 형성되고 전하 저장을 위한 스토리지 노드와, 스토리지 노드 상의 제 2 절연막과, 제 2 절연막 상의 제 3 절연막과, 제 3 절연막 상의 제어 게이트 전극을 포함한다. 또한, 제 2 절연막과 제 3 절연막 가운데 적어도 하나 이상의 유전 상수는 제 1 절연막의 유전 상수보다 크다.

公开(公告)号：KR1020050011316A

公开(公告)日：2005-01-29

申请号：KR1020030050344

申请日：2003-07-22

Applicant: 삼성전자주식회사

Inventor： 김주형

IPC: H03B1/00

Abstract: PURPOSE: A differential voltage-current converter and a voltage-controlled oscillator having the same are provided to reduce a gain of the voltage-controlled oscillator by using a differential voltage-current converter having improved linearity. CONSTITUTION: A differential voltage-current converter includes an input transistor pair(51), a control transistor pair(52), a first current mirror(53), a second current mirror(54), and a third current mirror(55). The input transistor pair receives a differential input signal pair. The control transistor pair is cross-coupled with each other and is coupled with the input transistor pair in parallel. The first current mirror duplicates the current flowing through one of the transistors in the input transistor pair. The second current mirror duplicates the duplicated current to an output terminal. The third current mirror duplicates the current flowing through the other of the transistors in the input transistor pair to the output terminal.

Abstract translation: 目的：提供差分电压 - 电流转换器和具有该差分电压 - 电流转换器的压控振荡器，以通过使用具有改进的线性度的差分电压 - 电流转换器来减小压控振荡器的增益。 构成：差分电压电流转换器包括输入晶体管对（51），控制晶体管对（52），第一电流镜（53），第二电流镜（54）和第三电流镜（55）。 输入晶体管对接收差分输入信号对。 控制晶体管对彼此交叉耦合并且与输入晶体管对并联耦合。 第一电流镜复制流过输入晶体管对中的晶体管之一的电流。 第二个电流镜将复制的电流复制到输出端。 第三电流镜将流过输入晶体管对中的另一晶体管的电流复制到输出端。

公开(公告)号：KR1020040108309A

公开(公告)日：2004-12-23

申请号：KR1020030063362

申请日：2003-09-09

Applicant: 삼성전자주식회사

Inventor： 전상훈 ,  채수두 ,  김주형 ,  김정우

IPC: H01L27/115

Abstract: PURPOSE: An SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) memory device and a manufacturing method thereof are provided to keep a memory node layer in an amorphous state even under a high temperature MOS(Metal Oxide Semiconductor) process by using a high dielectric MON or MSiON layer as the memory node layer. CONSTITUTION: An SONOS memory device includes a semiconductor substrate(40) and a multi-functional device with a switching function and a data storing function. The multi-functional device includes a first and second impurity region(42,44) in the substrate, a channel region(46) between the first and second impurity regions, and a data storing laminate(60) formed on the substrate to align the first and second impurity regions. The data storing laminate is formed by depositing sequentially a tunneling oxide layer(48a), a memory node layer(50a), a blocking layer(52a) and an electrode layer(54a). The memory node layer is made of an MON layer or an MSiON layer.

Abstract translation: 目的：提供一种SONOS（硅氧化物 - 氮化物 - 氧化物 - 硅）存储器件及其制造方法，即使在高温MOS（金属氧化物半导体）工艺下，通过使用高 介质MON或MSiON层作为存储器节点层。 构成：SONOS存储器件包括半导体衬底（40）和具有开关功能和数据存储功能的多功能器件。 多功能器件包括衬底中的第一和第二杂质区（42,44），在第一和第二杂质区之间的沟道区（46）和形成在衬底上的数据存储叠层（60） 第一和第二杂质区域。 数据存储层叠体通过依次沉积隧穿氧化物层（48a），存储节点层（50a），阻挡层（52a）和电极层（54a）而形成。 存储节点层由MON层或MSiON层构成。

公开(公告)号：KR1020040071851A

公开(公告)日：2004-08-16

申请号：KR1020030007758

申请日：2003-02-07

Applicant: 삼성전자주식회사

Inventor： 채수두 ,  김정우 ,  김주형

IPC: H01L29/775

CPC classification number: B82Y10/00 ,  H01L29/7888 ,  Y10S977/937 ,  Y10S977/938

Abstract: PURPOSE: A single electron transistor with memory function is provided to precisely form an interval between trap layers and maintain high repeatability by forming the trap layers by a CMOS(complementary metal oxide semiconductor) process. CONSTITUTION: The first substrate(50) and an insulation layer are sequentially stacked. The second substrate(54) is formed on the insulation layer, separated into a source region(54S), a channel region(54C) and a drain region(54D). A tunneling layer is formed on the second substrate. At least two trap layers are formed on the tunneling layer at such an interval(D) that at least one quantum dot(56) is formed in the channel region. A gate electrode(60) in contact with the tunneling layer and the trap layers between the at least two trap layers is formed.

Abstract translation: 目的：提供具有记忆功能的单电子晶体管，以通过CMOS（互补金属氧化物半导体）工艺形成陷阱层，精确地形成陷阱层之间的间隔并保持高重复性。 构成：依次层叠第一基板（50）和绝缘层。 第二基板（54）形成在绝缘层上，分离为源极区（54S），沟道区（54C）和漏极区（54D）。 隧道层形成在第二基板上。 至少两个陷阱层以这样的间隔（D）形成在隧道层上，使得在沟道区域中形成至少一个量子点（56）。 形成与隧道层接触的栅电极（60）和至少两个陷阱层之间的捕获层。