公开(公告)号：EP1808774A1

公开(公告)日：2007-07-18

申请号：EP05112850.2

申请日：2005-12-22

Applicant: ST MICROELECTRONICS S.A.

Inventor： Cambonie, Joël

IPC: G06F15/78 ,  G06F15/80

CPC classification number: G06F15/7867 ,  G06F9/3885 ,  G06F13/368 ,  G06F15/173 ,  G06F15/17381 ,  G06F15/803

Abstract: The invention concerns a reconfigurable hierarchical computer architecture having N levels, where N is an integer value greater than one, wherein said N levels comprise a first level comprising a first computation block comprising a first data input, a first data output and a plurality of computing nodes interconnected by a first connecting means, each computing node comprising an input port, a functional unit and an output port, the first connecting means capable of connecting each output port to the input port of each other computing node; and a second level comprising a second computation block comprising a second data input, a second data output and a plurality of said first computation blocks interconnected by a second connecting means for selectively connecting said first data output of each of said first computation blocks and said second data input to each of said first data inputs and for selectively connecting each of said first data outputs to said second data output.

Abstract translation: 本发明涉及具有N个级别的可重构分层计算机体系结构，其中N是大于1的整数值，其中所述N个级别包括第一级，包括第一计算块，其包括第一数据输入，第一数据输出和多个计算 通过第一连接装置互连的节点，每个计算节点包括输入端口，功能单元和输出端口，所述第一连接装置能够将每个输出端口连接到每个其他计算节点的输入端口; 以及包括第二计算块的第二级，所述第二计算块包括第二数据输入，第二数据输出和通过第二连接装置互连的多个所述第一计算块，用于选择性地连接每个所述第一计算块的所述第一数据输出和所述第二计算块 数据输入到每个所述第一数据输入端，并且用于选择性地将每个所述第一数据输出连接到所述第二数据输出。

公开(公告)号：EP1804199A1

公开(公告)日：2007-07-04

申请号：EP06126561.7

申请日：2006-12-19

Applicant: ST MICROELECTRONICS S.A.

Inventor： Malherbe, Alexandre ,  Duval, Benjamin

IPC: G06K19/073

CPC classification number: G06K19/07363 ,  G06K19/073

Abstract: L'invention concerne un circuit de détection de pics parasites sur l'alimentation d'un circuit électronique, comportant au moins un premier transistor (MP51) dont la borne de commande est reliée à une borne (52) d'application d'un premier potentiel d'une tension d'alimentation (Vcc) du circuit et dont une première borne de conduction est reliée à une borne (52) d'application d'un deuxième potentiel (Vcc) par l'intermédiaire d'au moins un premier élément résistif (R1), la deuxième borne de conduction du premier transistor fournissant le résultat (Vd) de la détection.

Abstract translation: 电路具有晶体管（MP51），其控制端子连接到用于施加电源电压（Vcc）的正极端子（52）。 晶体管具有通过电阻元件（R1）连接到端子（52）的导电端子，并且通过电容元件（C）连接到接地端子（53）。 晶体管具有提供表示寄生虫尖峰检测的结果电压（Vd）的另一导电端子。 电阻和电容元件的值基于要检测的寄生虫尖峰的最小持续时间来选择。

公开(公告)号：EP1772921A2

公开(公告)日：2007-04-11

申请号：EP06121498.7

申请日：2006-09-29

Applicant: ST MICROELECTRONICS S.A.

Inventor： KOUASSI, Sébastien ,  ROY, Mathieu

IPC: H01M8/10 ,  H01M4/86

CPC classification number: H01M8/04171 ,  B82Y30/00 ,  H01M4/8657 ,  H01M8/04067 ,  H01M8/04291 ,  H01M8/1097 ,  H01M2004/8689

Abstract: L'invention concerne une cellule de pile à combustible recouverte d'une couche de polymères hydrophiles (20).

Abstract translation: 燃料电池单元被亲水性聚合物层（20）覆盖。 将亲水性聚合物层放置在靠近生成水的细胞的区域。 亲水性聚合物层是多孔的或具有使气体例如氧气通过的开口。 疏水材料层（30）覆盖亲水性聚合物层。 亲水性聚合物层是导热的，并且包含碳纳米管。

公开(公告)号：EP1715436A3

公开(公告)日：2007-03-28

申请号：EP06112843.5

申请日：2006-04-20

Applicant: ST MICROELECTRONICS S.A.

Inventor： Liardet, Pierre-Yvan ,  Teglia, Yannick ,  Pomet, Alain

IPC: G06F21/00

CPC classification number: G06F21/75 ,  G06F21/755 ,  G06F21/77

Abstract: L'invention concerne un procédé de protection d'un circuit intégré comportant au moins une mémoire non volatile (121), consistant à détecter une éventuelle perturbation (FAULT) dans le déroulement d'un programme (31) exécuté par le circuit intégré, modifier la valeur d'une variable numérique (FLAG) dans un élément de mémorisation volatile (122) en cas de détection de perturbation et, de façon temporellement indépendante de la détection, intervenir sur la mémoire non volatile en fonction de la valeur de ladite variable.

公开(公告)号：EP1752856A1

公开(公告)日：2007-02-14

申请号：EP06118766.2

申请日：2006-08-10

Applicant: ST MICROELECTRONICS S.A.

Inventor： Cauchy, Xavier

IPC: G06F1/02 ,  H03K4/02

CPC classification number: H03K4/026 ,  G06F1/02

Abstract: L'invention concerne un générateur (10) d'un signal (out) comprenant une mémoire (12) dans laquelle sont stockées des instructions, chaque instruction comprenant une portion de code (op_code) et une portion d'argument (arg) ; un moyen (20) de lecture successive d'instructions stockées dans la mémoire ; un moyen (14) de décodage adapté à recevoir, pour chaque instruction lue, la portion de code de l'instruction et à fournir un signal d'activation (set_val) qui dépend de la portion de code ; et un moyen (18) de fourniture dudit signal adapté à recevoir, pour chaque instruction lue, la portion d'argument de l'instruction et adapté, en fonction du signal d'activation, à mémoriser la portion d'argument et à fournir ledit signal égal à la portion d'argument ou à fournir ledit signal égal à la portion d'argument précédemment mémorisée.

Abstract translation: 本发明涉及包括存储指令的存储器（12）的信号（out）的发生器（10），每个指令包括代码（op_code）和自变量部分（arg）的一部分; 用于顺序读取存储在存储器中的指令的装置（20） 解码装置（14），适用于接收每条指令读取的指令的代码部分并提供取决于代码部分的激活信号（set_val）; 和用于提供所述信号的装置（18），所述信号适合于为每个读取指令接收所述指令的变元部分，并且根据所述激活信号来修改以存储所述变元部分并且提供所述 信号等于变元部分或提供等于先前存储的变元部分的所述信号。

公开(公告)号：EP1748358A1

公开(公告)日：2007-01-31

申请号：EP06116668.2

申请日：2006-07-05

Applicant: ST MICROELECTRONICS S.A.

Inventor： Teglia, Yannick ,  Liardet, Pierre-Yvan

IPC: G06F7/58

CPC classification number: H04L9/001 ,  G06F7/588 ,  H04L9/0861

Abstract: L'invention concerne un procédé de détermination de l'entropie d'une source de bruit (2) fournissant un flux de bits (BS), un procédé et dispositif de génération d'un flux de bits consistant à paralléliser le flux de bits pour obtenir des premiers mots sur un premier nombre (n1) de bits, appliquer aux mots successifs une fonction (2) de compression, et évaluer (7) un deuxième nombre (n2) de bits sur lequel ladite fonction de compression fournit ses résultats, le deuxième nombre représentant le nombre de bits utiles dans les premiers mots.

Abstract translation: 该方法包括并行一比特流以获得n1比特的一组单词。 压缩函数（2），例如 霍夫曼函数被应用于用于获得n2位的另一组字的单词，其中n2表示用于获得有用位的n1位的字中要考虑的比特数。 对压缩函数提供结果评估特定数量的位，其中特定数字表示单词中有用位的数量。 压缩函数用于确定有用比特数与输入比特数之间的比率。 独立权利要求也包括以下内容：（1）用于从噪声源（2）非确定性生成单词的方法（2）非确定性数字生成器。

公开(公告)号：EP1601101B1

公开(公告)日：2007-01-10

申请号：EP05104420.4

申请日：2005-05-24

Applicant: ST MICROELECTRONICS S.A.

Inventor： Ezzeddine, Hilal

IPC: H03H7/42

CPC classification number: H03H7/42

公开(公告)号：EP1732122A2

公开(公告)日：2006-12-13

申请号：EP06354016.5

申请日：2006-05-23

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ,  ST MICROELECTRONICS S.A.

Inventor： Morand, Yves ,  Poiroux, Thierry ,  Vinet, Maud

IPC: H01L21/762

CPC classification number: H01L21/76251

Abstract: Le procédé comporte successivement la réalisation, sur un substrat (1), d'un empilement de couches (2, 3) comportant au moins une première couche (3) en composé de germanium et silicium ayant initialement une concentration de germanium comprise entre 10 et 50%. La première couche (3) est disposée entre des secondes couches (2) ayant des concentrations de germanium comprises entre 0 et 10%. Ensuite, on délimite par gravure, dans ledit empilement, une première zone (5) correspondant à l'élément à base de germanium et ayant au moins une première dimension latérale comprise entre 10nm et 500nm. Puis est effectuée une oxydation thermique, au moins latérale, de la première zone (5), de manière à ce qu'une couche de silice (6) se forme à la surface de la première zone (5) et en ce que, dans la première couche (3), une zone centrale (8) de germanium condensé se forme, constituant l'élément à base de germanium.

Abstract translation: 该方法包括通过在外部锗硅层（2）之间层叠内部锗硅层（3）来形成堆叠，其中内部和外部锗硅层的锗浓度在10％至5​​0％之间且在0％至10％之间 ， 分别。 通过在叠层中进行描绘和横向热氧化，在主区（5）的表面上形成二氧化硅层（6）。 描绘过程包括在沉积和光致抗蚀剂的光刻之后在堆叠中执行各向异性等离子体蚀刻。 还包括一项独立的索赔：锗基微电子元件。

公开(公告)号：EP1724910A2

公开(公告)日：2006-11-22

申请号：EP06114125.5

申请日：2006-05-17

Applicant: ST MICROELECTRONICS S.A.

Inventor： Heurtier, Jérôme ,  Florence, Arnaud

IPC: H02M3/158

CPC classification number: H02M3/158 ,  H02M2001/009 ,  Y10T307/406

Abstract: L'invention concerne un convertisseur de puissance de type alimentation à découpage de fourniture d'une tension à plusieurs charges (10, 20), une première charge étant de puissance relativement faible par rapport à une deuxième charge et le convertisseur comportant un circuit de génération d'impulsions de découpage d'une tension continue (Vdc). Le convertisseur comporte des moyens (55) pour sélectionner un mode de fonctionnement parmi :
un premier mode de fonctionnement dans lequel seule la charge de puissance relativement faible est alimentée et le circuit de génération d'impulsions de découpage régule la tension fournie à cette charge ; et
un deuxième mode de fonctionnement dans lequel les deux charges sont alimentées, le circuit de génération d'impulsions régulant la tension fournie à la deuxième charge, cette tension étant périodiquement fournie à la première charge pendant une durée (T1) relativement courte par rapport à la durée (T2) de fourniture de cette tension à la deuxième charge.

Abstract translation: 转换器具有选择电路（55），其基于关于负载（10,20）中的相应电流的信息来选择其中以低功率运行的负载中的一个由脉冲发生电路（35`）供应和调节的操作模式 ）。 该电路选择其中提供负载的另一操作模式，并且电路（35`）调节提供给另一负载的电压，其中在相对于电压持续时间的相对短的持续时间内，电压周期性地提供给前负载 供应到后一种负载。 还包括一种独立的权利要求，用于在两个不同的功率负载之间共享功率转换器的方法。

公开(公告)号：EP1724700A1

公开(公告)日：2006-11-22

申请号：EP06113716.2

申请日：2006-05-09

Applicant: ST MICROELECTRONICS S.A. ,  PROTON WORLD INTERNATIONAL N.V.

Inventor： BARDOUILLET, Michel ,  ANGUILLE, Claude ,  DAEMEN, Joan

IPC: G06F21/00

CPC classification number: G06F21/79

Abstract: L'invention concerne un procédé d'enregistrement d'au moins un bloc d'informations variables (INFO) dans une première mémoire volatile (13) externe à un microprocesseur, consistant à calculer et à mémoriser une signature (MAC) numérique prenant en compte au moins partiellement l'adresse (ADDRESS) et le contenu dudit bloc d'information dans la mémoire, et au moins une première quantité numérique aléatoire (IRV) interne au microprocesseur.

Abstract translation: 该方法包括基于易失性存储器中的数据块的地址和内容来计算和存储数字签名，微处理器内部的随机数字值以及由微处理器执行的每个新的同一程序的数字密钥修改的数字签名和/或用于 每次初始化。 包括用于检查从微处理器外部的易失性存储器读取的数据块的内容的方法的独立权利要求。