Abstract:
L'invention concerne un procédé et un circuit de chiffrement ou de déchiffrement d'une donnée (PT, CT) par une clé (K) en utilisant au moins une variable (V) stockée dans un élément de mémorisation et mise à jour par les opérations successives, la variable étant masquée par au moins un premier masque aléatoire appliqué avant utilisation de la clé, puis démasquée par au moins un deuxième masque appliqué après utilisation de la clé, au moins un des masques étant divisible en plusieurs parties (R1, R2, R3, R4) appliquées successivement à la variable et qui combinées représentent l'autre masque.
Abstract:
L'invention concerne un procédé et un circuit de brouillage d'un calcul d'algorithme RSA-CRT par un circuit électronique, dans lequel un résultat est obtenu à partir de deux calculs d'exponentiation modulaire fournissant chacun un résultat partiel (X', X") et d'une étape de recombinaison (h), et dans lequel une première étape (31) ajoute une quantité numérique (R) à au moins un premier résultat partiel (X') avant ladite étape de recombinaison ; et une deuxième étape (32) annule les effets de cette quantité après l'étape de recombinaison.
Abstract:
L'invention concerne un procédé et un circuit de masquage d'un mot numérique (DATAi) par application d'une bijection aléatoire, consistant à appliquer au moins une première opération consistant à sélectionner (31) un sous-ensemble non disjoint dudit mot dont la position et la taille dépendent d'une première quantité aléatoire (K1), et à attribuer (32) à chaque bit du sous-ensemble, l'état du bit de position symétrique par rapport au milieu du sous-ensemble, de façon à obtenir une quantité numérique masquée (MDATAi).
Abstract:
L'invention concerne un procédé et un élément de chiffrement par un processeur intégré de données à stocker dans une mémoire (4), consistant à appliquer un algorithme (B) de chiffrement fonction d'une clé (K) propre au circuit intégré et d'un vecteur d'initialisation (IV), et à mémoriser au moins les données chiffrées, le vecteur d'initialisation étant dépendant au moins de l'adresse (A, I) de stockage de la donnée dans la mémoire.
Abstract:
L'invention concerne un procédé et circuit de protection d'un calcul effectué par plusieurs cellules matérielles successivement d'un même élément électronique contre d'éventuelles injections de fautes, consistant à : démarrer une première exécution ; démarrer une deuxième exécution du même calcul une fois que la première exécution a libéré une première cellule et se poursuit dans une deuxième ; synchroniser les exécutions pour que la deuxième n'utilise une cellule que lorsque la première est passée à la cellule suivante ; et vérifier l'identité entre les deux résultats en fin d'exécution des deux calculs.