-
公开(公告)号：CN116344594A
公开(公告)日：2023-06-27
申请号：CN202211617837.1
申请日：2022-12-15
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器装置包括：位线，其设置在衬底上并且在第一方向上彼此平行地延伸；氢供应绝缘层，其包括氢并且填充位线之间的空间；源图案，其位于位线中的每一条上并且与氢供应绝缘层部分接触；氢扩散势垒层，其覆盖氢供应绝缘层的顶表面并且与源图案的侧表面接触；第一沟道图案，其位于源图案上；第一字线，其邻近于第一沟道图案的侧表面并且与位线交叉；以及着陆焊盘，其在第一沟道图案上。
-
公开(公告)号：CN116249352A
公开(公告)日：2023-06-09
申请号：CN202211547867.X
申请日：2022-12-05
Applicant: 三星电子株式会社
Abstract: 半导体存储器件可以包括单元阵列结构和外围电路结构，该单元阵列结构可以包括存储单元阵列和电连接到存储单元阵列的第一接合焊盘，该存储单元阵列包括三维排列的存储单元，该外围电路结构可以包括外围电路和接合到第一接合焊盘的第二接合焊盘。单元阵列结构可以包括：下电介质层，具有第一表面和与第一表面相反的第二表面；堆叠结构，包括在垂直方向上堆叠在下电介质层的第一表面上的水平电极；垂直结构，包括在垂直方向上延伸并与水平电极交叉的垂直导电图案；以及在下电介质层的第二表面上的输入/输出焊盘。
-
公开(公告)号：CN116234311A
公开(公告)日：2023-06-06
申请号：CN202211483775.X
申请日：2022-11-24
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 可以提供一种导体存储器装置，所述半导体存储器装置包括：晶体管主体，沿第一水平方向延伸并且包括沿第一水平方向顺序地布置的第一源/漏区、单晶沟道层和第二源/漏区；栅电极层，沿与第一水平方向正交的第二水平方向延伸并且覆盖单晶沟道层的上表面和下表面；位线，连接到第一源/漏区，沿竖直方向延伸，并且沿第二水平方向具有第一宽度；间隔件，覆盖第一源/漏区的上表面和下表面，并且具有大于第一宽度的第二宽度；以及单元电容器，沿第一水平方向相对于晶体管主体位于与位线相对的一侧上，并且包括下电极层、上电极层和电容器介电层，电容器介电层位于下电极层与上电极层之间。
-
公开(公告)号：CN116096080A
公开(公告)日：2023-05-09
申请号：CN202211327424.X
申请日：2022-10-27
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L21/762
Abstract: 一种半导体器件包括：器件隔离层，该器件隔离层在衬底中限定单元有源区域；多个掩埋接触部，与衬底电连接并沿第一方向布置；位线结构，在多个掩埋接触部中的相邻掩埋接触部之间沿第二方向延伸，该位线结构包括位线通过部分和位线接触部分，位线结构与单元有源区域电连接；以及第一缓冲图案，设置在衬底和位线通过部分之间，该第一缓冲图案在沿第一方向截取的截面中具有T形状。
-
公开(公告)号：CN114843273A
公开(公告)日：2022-08-02
申请号：CN202210110562.6
申请日：2022-01-29
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 一种半导体存储器件，包括：在第一方向上延伸的位线；第一和第二有源图案，在第一方向上交替地设置并在位线上，并且第一和第二有源图案中的每个包括水平部分和垂直部分；第一字线，设置在第一有源图案的水平部分上以与位线交叉；第二字线，设置在第二有源图案的水平部分上以与位线交叉；以及提供在第一和第二字线之间的第一间隙区域中或者在第一和第二有源图案的垂直部分之间的第二间隙区域中的中间结构。彼此相邻的第一和第二有源图案可以被设置成相对于彼此对称。
-
Patent Agency Ranking
公开(公告)号：CN114582869A
公开(公告)日：2022-06-03
申请号：CN202111338530.3
申请日：2021-11-12
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种半导体存储器件包括：位线，在基板上在垂直方向上延伸；晶体管主体部分，包括在第一水平方向上依次布置的第一源极‑漏极区、单晶沟道层和第二源极‑漏极区，并且连接到位线；栅电极层，在垂直于第一水平方向的第二水平方向上延伸；栅极电介质层，在栅电极层和单晶沟道层之间并覆盖单晶沟道层的至少上表面和下表面；以及单元电容器，包括下电极层、电容器电介质层和上电极层，在第一水平方向上在晶体管主体的与位线相反的一侧并且连接到第二源极‑漏极区。
-
公开(公告)号：CN114284269A
公开(公告)日：2022-04-05
申请号：CN202111134033.1
申请日：2021-09-27
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种半导体存储器件，包括：在第一方向上延伸的位线；在位线上的沟道图案，该沟道图案包括彼此面对的第一垂直部分和第二垂直部分以及连接第一垂直部分和第二垂直部分的水平部分；第一字线和第二字线，提供在水平部分上并且在第一垂直部分和第二垂直部分之间，并且在与位线交叉的第二方向上延伸；以及栅极绝缘图案，提供在第一字线和沟道图案之间以及在第二字线和沟道图案之间。
-
公开(公告)号：CN107045974B
公开(公告)日：2021-11-02
申请号：CN201710061548.0
申请日：2017-01-26
Applicant: 三星电子株式会社
IPC: H01L21/027
Abstract: 一种制造半导体器件的方法包括在包含第一区和第二区的衬底上形成第一模型图案的特征，以及从第一区到第二区形成覆盖第一模型图案的第一绝缘层。该方法还包括在第二区中的第一绝缘层上形成光致抗蚀剂图案，从第一区到第二区形成覆盖第一区中的第一绝缘层和第二区中的光致抗蚀剂图案的第二绝缘层，蚀刻第二绝缘层，去除光致抗蚀剂图案，以及形成在第一区中具有第一宽度的第一双重图案化技术图案和在第二区中具有第二宽度的第二双重图案化技术图案，其中第二宽度不同于所述第一宽度。
-
公开(公告)号：CN108010882B
公开(公告)日：2021-09-21
申请号：CN201711021196.2
申请日：2017-10-27
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L27/092
Abstract: 提供了制造存储器件的方法。该方法可以包括形成掩模图案，该掩模图案包括彼此平行并在基板的第一区域上延伸的多个线形部分。掩模图案可以在基板的第二区域上延伸。该方法还可以包括利用掩模图案作为掩模在第一区域中形成多个字线区域、分别在该多个字线区域中形成多条字线、以及从第二区域去除掩模图案以暴露第二区域。在从第二区域去除掩模图案之后掩模图案可以保留在第一区域上。该方法还可以包括在第二区域上形成沟道外延层，同时利用掩模图案作为沟道外延层在第一区域上生长的阻挡物。
-
公开(公告)号：CN113410225A
公开(公告)日：2021-09-17
申请号：CN202011481686.2
申请日：2020-12-15
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/108 , H01L43/08 , H01L45/00
Abstract: 公开了一种半导体存储器器件。所述器件可以包括：第一杂质区域和第二杂质区域，设置在衬底中且彼此间隔开，所述第二杂质区域具有比所述第一杂质区域高的顶表面；器件隔离图案，介于所述第一杂质区域与所述第二杂质区域之间；第一接触塞，与所述第一杂质区域接触并具有比所述第二杂质区域的顶表面低的底表面；间隙填充绝缘图案，介于所述第一接触塞与所述第二杂质区域之间；第一保护间隔物，介于所述间隙填充绝缘图案与所述第二杂质区域之间；以及第一间隔物，与所述第一接触塞的侧表面和所述器件隔离图案接触，并且介于所述第一保护间隔物与所述间隙填充绝缘图案之间。
-
-
-
-
-
-
-
-
-
Search Results
200
records
(took 0.041 seconds)
