公开(公告)号：CN117956797A

公开(公告)日：2024-04-30

申请号：CN202311400546.1

申请日：2023-10-26

Applicant: 三星电子株式会社

Inventor： 姜泰逵 ,  金泰赫 ,  申硕浩 ,  金根楠 ,  朴硕韩 ,  慎重赞 ,  李基硕

IPC: H10B41/27 ,  H10B41/30 ,  H10B43/27 ,  H10B43/30 ,  H10B43/40 ,  H10B41/40

Abstract: 一种半导体存储器件可以包括：包括单元阵列区和外围电路区的衬底；在衬底的单元阵列区上的有源图案；在衬底的外围电路区上的外围有源图案；设置在外围有源图案的顶表面上的外围栅电极；提供在单元阵列区上以覆盖有源图案的顶表面的第一层间绝缘图案；以均匀的厚度覆盖第一层间绝缘图案和外围栅电极的第一蚀刻停止层；以及设置在第一蚀刻停止层上和外围电路区中的第二层间绝缘图案。在单元阵列区中，第二层间绝缘图案可以具有与第一蚀刻停止层的顶表面位于基本相同的水平的顶表面。

公开(公告)号：CN114582869A

公开(公告)日：2022-06-03

申请号：CN202111338530.3

申请日：2021-11-12

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  李基硕 ,  郑承宰 ,  慎重赞 ,  安泰炫 ,  郑文泳 ,  韩相然

IPC: H01L27/108

Abstract: 一种半导体存储器件包括：位线，在基板上在垂直方向上延伸；晶体管主体部分，包括在第一水平方向上依次布置的第一源极‑漏极区、单晶沟道层和第二源极‑漏极区，并且连接到位线；栅电极层，在垂直于第一水平方向的第二水平方向上延伸；栅极电介质层，在栅电极层和单晶沟道层之间并覆盖单晶沟道层的至少上表面和下表面；以及单元电容器，包括下电极层、电容器电介质层和上电极层，在第一水平方向上在晶体管主体的与位线相反的一侧并且连接到第二源极‑漏极区。

公开(公告)号：CN114203715A

公开(公告)日：2022-03-18

申请号：CN202111060160.1

申请日：2021-09-10

Applicant: 三星电子株式会社

Inventor： 慎重赞 ,  姜秉茂 ,  韩相然

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

Abstract: 公开了一种三维(3D)半导体存储器件，其包括：堆叠结构，在半导体衬底上彼此间隔开，其中每个堆叠结构包括交替地堆叠在半导体衬底上的层间绝缘层和半导体图案；导电图案，提供在彼此垂直相邻的层间绝缘层之间，并连接到半导体图案；以及保护结构，在堆叠结构之间覆盖半导体衬底的顶表面，其中保护结构的顶表面位于层间绝缘层中的最下面的层间绝缘层的顶表面和底表面之间。

公开(公告)号：CN118076100A

公开(公告)日：2024-05-24

申请号：CN202311529661.9

申请日：2023-11-16

Applicant: 三星电子株式会社

Inventor： 金炅焕 ,  崔贤根 ,  金根楠 ,  朴硕汉 ,  申硕浩 ,  慎重赞 ,  李基硕 ,  李相昊 ,  郑文泳

IPC: H10B12/00 ,  H10B53/30 ,  H10B53/40

Abstract: 提供了一种半导体器件。该半导体器件包括：下结构，包括位线；单元半导体主体，在下结构上与位线竖直地重叠；外围半导体主体，在下结构上，包括设置在与单元半导体主体的至少一部分相同水平上的部分；以及外围栅极，在外围半导体主体上，其中，外围半导体主体包括具有第一宽度的下区域、以及在下区域上具有大于第一宽度的第二宽度的上区域。

公开(公告)号：CN117956790A

公开(公告)日：2024-04-30

申请号：CN202311391879.2

申请日：2023-10-25

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  赵银珠 ,  金根楠 ,  朴硕韩 ,  申硕浩 ,  慎重赞 ,  尹熙燦

IPC: H10B12/00

Abstract: 一种半导体存储器件可以包括：衬底，包括单元阵列区和连接区；位线，提供在衬底上并在第一方向上延伸；第一有源图案和第二有源图案，在每条位线上沿第一方向交替地布置；背栅电极，设置在第一有源图案和第二有源图案中的相邻的第一有源图案和第二有源图案之间，并在第二方向上延伸以与位线交叉；第一字线和第二字线，分别与第一有源图案和第二有源图案相邻设置并在第二方向上延伸；以及屏蔽导电图案，包括分别设置在位线中的相邻位线之间的线部分和共同连接到线部分的板部分。屏蔽导电图案的线部分在第一方向上的长度可以比位线在第一方向上的长度短。

公开(公告)号：CN114171520A

公开(公告)日：2022-03-11

申请号：CN202110938165.3

申请日：2021-08-16

Applicant: 三星电子株式会社

Inventor： 申硕浩 ,  姜泰逵 ,  姜秉茂 ,  慎重赞

IPC: H01L27/108

Abstract: 一种半导体存储器件包括：衬底；半导体图案，在所述衬底上在第一水平方向上延伸；位线，在所述衬底上在垂直于所述第一水平方向的第二水平方向上延伸，所述位线位于所述半导体图案的第一端；字线，在所述半导体图案的侧部在所述衬底上在垂直方向上延伸；电容器结构，位于所述半导体图案的在所述第一水平方向上与所述第一端相对的第二端，所述电容器结构包括连接到所述半导体图案的下电极、与所述下电极间隔开的上电极以及位于所述下电极和所述上电极之间的电容器电介质层；以及电容器接触层，位于所述半导体图案的所述第二端和所述下电极之间，并且包括与所述半导体图案接触的成对的凸表面。

公开(公告)号：CN108155189A

公开(公告)日：2018-06-12

申请号：CN201711247712.3

申请日：2017-12-01

Applicant: 三星电子株式会社

Inventor： 李东烈 ,  慎重赞 ,  李东俊 ,  李镐旭 ,  崔智旻 ,  金志永 ,  尹灿植 ,  赵昶贤

IPC: H01L27/108 ,  H01L21/768

CPC classification number: H01L21/764 ,  H01L21/7682 ,  H01L21/76885 ,  H01L21/76897 ,  H01L23/522 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10894 ,  H01L29/0649 ,  H01L29/4983

Abstract: 一种制造半导体器件的方法包括：提供包括单元区和外围电路区的衬底，单元区包括位线结构、位线间隔物和下电极，外围电路区包括第一杂质区至第三杂质区；在外围电路区上形成层间绝缘膜；在层间绝缘膜上形成第一金属层；在第一杂质区与第二杂质区之间在第一金属层中形成第一沟槽和第二沟槽，第二沟槽设置在第二杂质区与第三杂质区之间并暴露层间绝缘膜；在第一沟槽上形成第一盖图案以在第一沟槽中形成气隙；用第一绝缘材料填充第二沟槽；以及在第一金属层上形成连接到第三杂质区的接触。