-
公开(公告)号：CN118742029A
公开(公告)日：2024-10-01
申请号：CN202410164971.3
申请日：2024-02-05
Applicant: 三星电子株式会社
Abstract: 一种具有改进的集成和电特性的半导体存储器件。所述半导体存储器件包括：外围栅极结构；第一外围连接结构，其位于所述外围栅极结构上；数据存储图案，其位于所述第一外围连接结构上；有源图案，其包括在第一方向上彼此相反的第一表面和第二表面以及在第二方向上彼此相反的第一侧壁和第二侧壁，所述有源图案的第一表面连接到所述数据存储图案并面向基板；位线，其位于所述有源图案上、连接到所述有源图案的所述第二表面、并在所述第二方向上延伸；字线，其位于所述有源图案的第一侧壁上并在第三方向上延伸；第二外围连接结构，其连接到所述位线；以及连接焊盘，其连接到所述第二外围连接布线。
-
公开(公告)号：CN118613050A
公开(公告)日：2024-09-06
申请号：CN202410216519.7
申请日：2024-02-27
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件，所述半导体存储器件包括：有源图案，位于第一基板上并且包括在第一方向上彼此相反的第一表面和第二表面；数据存储图案，位于所述有源图案与所述第一基板之间并且连接到所述有源图案的所述第一表面；位线，位于所述有源图案上，连接到所述有源图案的所述第二表面，并且在第二方向上延伸；字线，位于所述有源图案的侧壁上；第二基板；外围栅极结构，位于所述第二基板的第一表面上；第一连接布线结构，位于所述第二基板的所述第一表面上并且连接到所述外围栅极结构和所述位线；第二连接布线结构，位于所述第二基板的第二表面上；以及贯通通路，穿透所述第二基板并且连接所述第一连接布线结构和所述第二连接布线结构。
-
公开(公告)号：CN109698164B
公开(公告)日：2024-06-18
申请号：CN201810921240.3
申请日：2018-08-14
Applicant: 三星电子株式会社
Inventor： 朴硕汉
IPC: H01L21/8234
Abstract: 本发明构思涉及一种集成电路器件及制造其的方法。在此描述了一种集成电路器件，其包括：导电线结构，其包括位线和绝缘盖图案；以及绝缘间隔物，其覆盖导电线结构的侧壁，绝缘间隔物包括内间隔物和烧焦物间隔物。为了形成绝缘间隔物，聚合物刷图案可以化学结合到内间隔物以覆盖位线的侧壁；覆盖内间隔物和聚合物刷图案的第一绝缘间隔物膜可以被形成；以及通过在无氧情况下热解聚合物刷图案，烧焦物间隔物可以从聚合物刷图案形成。
-
公开(公告)号：CN118076101A
公开(公告)日：2024-05-24
申请号：CN202311536413.7
申请日：2023-11-16
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括竖直沟道晶体管，该竖直沟道晶体管包括沿竖直方向延伸的竖直沟道区域和面向竖直沟道区域的第一侧表面的单元栅电极。位线在比竖直沟道晶体管的高度低的高度处电连接到竖直沟道晶体管。外围半导体主体的至少一部分设置在与竖直沟道区域相同的高度。外围源/漏区设置在外围半导体主体中，并且在水平方向上彼此间隔开。外围沟道区域在外围半导体主体中设置在外围源/漏区之间。外围栅极设置在外围半导体主体下方。外围栅极的至少一部分设置在与位线的至少一部分相同的高度。
-
公开(公告)号：CN109560082B
公开(公告)日：2024-03-29
申请号：CN201811056399.X
申请日：2018-09-11
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L23/532
Abstract: 本公开提供了半导体器件及其制造方法。一种半导体器件包括：衬底，在其中具有沟槽；位线，其位于沟槽中；第一间隔件，其沿着沟槽的一部分和位线的侧表面的至少一部分延伸，并且与位线接触；以及第二间隔件，其布置在第一间隔件上的沟槽中。位线比沟槽更窄，并且第一间隔件包括氧化硅。一种形成半导体器件的方法包括：在衬底中形成沟槽；在第一沟槽中形成宽度小于第一沟槽的宽度的位线；以及形成沿沟槽的一部分延伸并且包括与位线的侧表面的至少一部分接触的氧化硅的第一间隔件；以及在沟槽中的第一间隔件上方形成第二间隔件。
-
Patent Agency Ranking
公开(公告)号：CN117135914A
公开(公告)日：2023-11-28
申请号：CN202310408932.9
申请日：2023-04-17
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 半导体器件包括在衬底上的位线结构。每个位线结构沿第二方向延伸，并且位线结构在第一方向上彼此间隔开。半导体器件还包括在位线结构中的每一个上在第二方向上彼此间隔开的半导体图案、半导体图案中的在第一方向上相邻的半导体图案之间的层间绝缘图案、以及在位线结构上在第二方向上彼此间隔开的字线。每条字线邻近半导体图案沿第一方向延伸。半导体器件还包括分别设置在半导体图案上并电连接到半导体图案的电容器。沿第二方向延伸的接缝形成在层间绝缘图案中的每一个中。
-
公开(公告)号：CN109698186B
公开(公告)日：2023-05-02
申请号：CN201811009700.1
申请日：2018-08-31
Applicant: 三星电子株式会社
Inventor： 朴硕汉
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 一种集成电路器件包括：导电线结构，其包括导电线和绝缘盖图案；以及包括内间隔物和第一绝缘间隔物的绝缘间隔物，内间隔物和第一绝缘间隔物在导电线结构的侧壁上。第一绝缘间隔物包括：狭缝部分；下绝缘部分，其与内间隔物间隔开，使得下绝缘部分的一部分与内间隔物之间的分隔距离随着离衬底的垂直距离增加而减小；以及接触内间隔物的上绝缘部分。一种形成绝缘间隔物的方法包括：在内间隔物上形成聚合物层；形成接触内间隔物和聚合物层中的每个的第一绝缘间隔物层；以及通过部分地去除第一绝缘间隔物层形成第一绝缘间隔物。
-
公开(公告)号：CN109698186A
公开(公告)日：2019-04-30
申请号：CN201811009700.1
申请日：2018-08-31
Applicant: 三星电子株式会社
Inventor： 朴硕汉
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 一种集成电路器件包括：导电线结构，其包括导电线和绝缘盖图案；以及包括内间隔物和第一绝缘间隔物的绝缘间隔物，内间隔物和第一绝缘间隔物在导电线结构的侧壁上。第一绝缘间隔物包括：狭缝部分；下绝缘部分，其与内间隔物间隔开，使得下绝缘部分的一部分与内间隔物之间的分隔距离随着离衬底的垂直距离增加而减小；以及接触内间隔物的上绝缘部分。一种形成绝缘间隔物的方法包括：在内间隔物上形成聚合物层；形成接触内间隔物和聚合物层中的每个的第一绝缘间隔物层；以及通过部分地去除第一绝缘间隔物层形成第一绝缘间隔物。
-
公开(公告)号：CN109698164A
公开(公告)日：2019-04-30
申请号：CN201810921240.3
申请日：2018-08-14
Applicant: 三星电子株式会社
Inventor： 朴硕汉
IPC: H01L21/8234
Abstract: 本发明构思涉及一种集成电路器件及制造其的方法。在此描述了一种集成电路器件，其包括：导电线结构，其包括位线和绝缘盖图案；以及绝缘间隔物，其覆盖导电线结构的侧壁，绝缘间隔物包括内间隔物和烧焦物间隔物。为了形成绝缘间隔物，聚合物刷图案可以化学结合到内间隔物以覆盖位线的侧壁；覆盖内间隔物和聚合物刷图案的第一绝缘间隔物膜可以被形成；以及通过在无氧情况下热解聚合物刷图案，烧焦物间隔物可以从聚合物刷图案形成。
-
公开(公告)号：CN118076100A
公开(公告)日：2024-05-24
申请号：CN202311529661.9
申请日：2023-11-16
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件。该半导体器件包括：下结构，包括位线；单元半导体主体，在下结构上与位线竖直地重叠；外围半导体主体，在下结构上，包括设置在与单元半导体主体的至少一部分相同水平上的部分；以及外围栅极，在外围半导体主体上，其中，外围半导体主体包括具有第一宽度的下区域、以及在下区域上具有大于第一宽度的第二宽度的上区域。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.036 seconds)
