半导体存储器件
    1.
    发明公开

    公开(公告)号:CN118742029A

    公开(公告)日:2024-10-01

    申请号:CN202410164971.3

    申请日:2024-02-05

    Abstract: 一种具有改进的集成和电特性的半导体存储器件。所述半导体存储器件包括:外围栅极结构;第一外围连接结构,其位于所述外围栅极结构上;数据存储图案,其位于所述第一外围连接结构上;有源图案,其包括在第一方向上彼此相反的第一表面和第二表面以及在第二方向上彼此相反的第一侧壁和第二侧壁,所述有源图案的第一表面连接到所述数据存储图案并面向基板;位线,其位于所述有源图案上、连接到所述有源图案的所述第二表面、并在所述第二方向上延伸;字线,其位于所述有源图案的第一侧壁上并在第三方向上延伸;第二外围连接结构,其连接到所述位线;以及连接焊盘,其连接到所述第二外围连接布线。

    制造半导体器件的方法
    3.
    发明公开

    公开(公告)号:CN116936474A

    公开(公告)日:2023-10-24

    申请号:CN202310323742.7

    申请日:2023-03-29

    Abstract: 一种制造半导体器件的方法包括在衬底中形成多个第一沟槽。形成多个第一填充层,多个第一填充层填充第一沟槽并具有延伸以从衬底突出的突出部。在第一填充层的突出部的侧壁上形成间隔物。间隔物暴露衬底的在相邻的第一填充层之间的部分。通过蚀刻衬底的由间隔物暴露的部分,在第一沟槽周围形成多个第二沟槽。形成填充第二沟槽的多个第二填充层。去除所有的第一填充层和间隔物。形成共形地覆盖第一沟槽的内壁的栅材料层。通过分离栅材料层在每个第一沟槽中形成一对栅结构。

    半导体装置
    4.
    发明授权

    公开(公告)号:CN108400130B

    公开(公告)日:2022-07-12

    申请号:CN201810127428.0

    申请日:2018-02-07

    Abstract: 本发明提供一种半导体装置。所述半导体装置包括:衬底,包括单元区、核心区及位于单元区与核心区之间的边界区;边界元件隔离层,位于衬底的边界区中以将单元区与核心区隔开;高介电常数介电层,位于边界元件隔离层的至少一部分及衬底的核心区上;第一逸出功金属图案,包括与边界元件隔离层交叠的第一延伸部,第一逸出功金属图案位于高介电常数介电层上;以及第二逸出功金属图案,包括与边界元件隔离层交叠的第二延伸部,第二逸出功金属图案位于第一逸出功金属图案上,其中第一延伸部在从核心区朝单元区的方向上延伸的第一长度与第二延伸部在从核心区朝单元区的方向上延伸的第二长度不同。

    包括电容器的半导体器件

    公开(公告)号:CN111384054A

    公开(公告)日:2020-07-07

    申请号:CN201910724741.7

    申请日:2019-08-07

    Inventor: 朴硕汉

    Abstract: 一种半导体器件包括:在衬底上的一个或更多个开关;第一电极,连接到所述一个或更多个开关并且具有限定螺旋槽的螺旋形状;与第一电极接触的支撑件;在第一电极的一部分和支撑件之间延伸的螺旋槽;与第一电极接触的电容器电介质层;以及与电容器电介质层接触的第二电极。

    半导体存储器件
    7.
    发明公开

    公开(公告)号:CN118613050A

    公开(公告)日:2024-09-06

    申请号:CN202410216519.7

    申请日:2024-02-27

    Abstract: 一种半导体存储器件,所述半导体存储器件包括:有源图案,位于第一基板上并且包括在第一方向上彼此相反的第一表面和第二表面;数据存储图案,位于所述有源图案与所述第一基板之间并且连接到所述有源图案的所述第一表面;位线,位于所述有源图案上,连接到所述有源图案的所述第二表面,并且在第二方向上延伸;字线,位于所述有源图案的侧壁上;第二基板;外围栅极结构,位于所述第二基板的第一表面上;第一连接布线结构,位于所述第二基板的所述第一表面上并且连接到所述外围栅极结构和所述位线;第二连接布线结构,位于所述第二基板的第二表面上;以及贯通通路,穿透所述第二基板并且连接所述第一连接布线结构和所述第二连接布线结构。

    集成电路器件及制造其的方法

    公开(公告)号:CN109698164B

    公开(公告)日:2024-06-18

    申请号:CN201810921240.3

    申请日:2018-08-14

    Inventor: 朴硕汉

    Abstract: 本发明构思涉及一种集成电路器件及制造其的方法。在此描述了一种集成电路器件,其包括:导电线结构,其包括位线和绝缘盖图案;以及绝缘间隔物,其覆盖导电线结构的侧壁,绝缘间隔物包括内间隔物和烧焦物间隔物。为了形成绝缘间隔物,聚合物刷图案可以化学结合到内间隔物以覆盖位线的侧壁;覆盖内间隔物和聚合物刷图案的第一绝缘间隔物膜可以被形成;以及通过在无氧情况下热解聚合物刷图案,烧焦物间隔物可以从聚合物刷图案形成。

    包括竖直沟道晶体管、位线和外围栅极的半导体器件

    公开(公告)号:CN118076101A

    公开(公告)日:2024-05-24

    申请号:CN202311536413.7

    申请日:2023-11-16

    Abstract: 一种半导体器件包括竖直沟道晶体管,该竖直沟道晶体管包括沿竖直方向延伸的竖直沟道区域和面向竖直沟道区域的第一侧表面的单元栅电极。位线在比竖直沟道晶体管的高度低的高度处电连接到竖直沟道晶体管。外围半导体主体的至少一部分设置在与竖直沟道区域相同的高度。外围源/漏区设置在外围半导体主体中,并且在水平方向上彼此间隔开。外围沟道区域在外围半导体主体中设置在外围源/漏区之间。外围栅极设置在外围半导体主体下方。外围栅极的至少一部分设置在与位线的至少一部分相同的高度。

    半导体器件及其制造方法
    10.
    发明授权

    公开(公告)号:CN109560082B

    公开(公告)日:2024-03-29

    申请号:CN201811056399.X

    申请日:2018-09-11

    Abstract: 本公开提供了半导体器件及其制造方法。一种半导体器件包括:衬底,在其中具有沟槽;位线,其位于沟槽中;第一间隔件,其沿着沟槽的一部分和位线的侧表面的至少一部分延伸,并且与位线接触;以及第二间隔件,其布置在第一间隔件上的沟槽中。位线比沟槽更窄,并且第一间隔件包括氧化硅。一种形成半导体器件的方法包括:在衬底中形成沟槽;在第一沟槽中形成宽度小于第一沟槽的宽度的位线;以及形成沿沟槽的一部分延伸并且包括与位线的侧表面的至少一部分接触的氧化硅的第一间隔件;以及在沟槽中的第一间隔件上方形成第二间隔件。

Patent Agency Ranking