公开(公告)号：CN104037125A

公开(公告)日：2014-09-10

申请号：CN201410076999.8

申请日：2014-03-04

Applicant: 三星电子株式会社

Inventor： 金志永 ,  金大益 ,  金冈昱 ,  金那罗 ,  朴济民 ,  李圭现 ,  郑铉雨 ,  秦教英 ,  洪亨善 ,  黄有商

IPC: H01L21/77 ,  H01L21/768 ,  H01L27/04

CPC classification number: H01L23/544 ,  H01L21/6835 ,  H01L21/76898 ,  H01L23/481 ,  H01L27/0688 ,  H01L27/10897 ,  H01L27/14632 ,  H01L27/14634 ,  H01L27/1464 ,  H01L2221/68327 ,  H01L2221/6835 ,  H01L2221/68363 ,  H01L2223/54426 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了半导体器件及其制造方法。制造半导体器件的方法包括：提供具有第一表面和与第一表面相反的第二表面的半导体基板；形成穿过半导体基板的一部分并从第一表面朝向第二表面延伸的对准标记和连接接触；在半导体基板的第一表面上形成第一电路使得第一电路电连接到连接接触；使半导体基板的第二表面凹陷以形成暴露对准标记和连接接触的第三表面；以及在半导体基板的第三表面上形成第二电路使得第二电路电连接到连接接触。

公开(公告)号：CN109616474B

公开(公告)日：2023-10-10

申请号：CN201811156224.6

申请日：2018-09-26

Applicant: 三星电子株式会社

Inventor： 金志永 ,  李基硕 ,  金奉秀 ,  金俊秀 ,  禹东秀 ,  李圭弼 ,  洪亨善 ,  黄有商

IPC: H10B41/40 ,  H10B41/20 ,  H10B43/40 ,  H10B43/20

Abstract: 提供了半导体存储器件。半导体存储器件包括基板。半导体存储器件包括垂直堆叠在基板上的多个存储单元晶体管。半导体存储器件包括连接到所述多个存储单元晶体管中的至少一个的源极区的第一导电线。半导体存储器件包括连接到所述多个存储单元晶体管的多个栅电极的第二导电线。此外，半导体存储器件包括连接到所述多个存储单元晶体管中的至少一个的漏极区的数据存储元件。

公开(公告)号：CN112397639A

公开(公告)日：2021-02-23

申请号：CN202010811130.9

申请日：2020-08-13

Applicant: 三星电子株式会社

Inventor： 李叙元 ,  文廷桓 ,  朴正熏 ,  金禹珍 ,  洪亨善

IPC: H01L43/08 ,  H01L43/14 ,  G11C11/16

Abstract: 磁存储器件包括：器件隔离层，在衬底上并限定有源区；源极区和漏极区，在衬底的有源区中彼此分开；沟道部分，在衬底的有源区中并在源极区和漏极区之间；自旋轨道矩(SOT)诱导层，在衬底的沟道部分上；在SOT诱导层上的磁隧道结(MTJ)结构，该MTJ结构包括在SOT诱导层上的自由层、在自由层上的隧道势垒层和在隧道势垒层上的被钉扎层；在MTJ结构上的字线；电连接到源极区的源极线；以及电连接到漏极区的位线。

公开(公告)号：CN109285831A

公开(公告)日：2019-01-29

申请号：CN201810691775.6

申请日：2018-06-28

Applicant: 三星电子株式会社

Inventor： 金成禹 ,  金奉秀 ,  金英培 ,  许基宰 ,  高宽协 ,  洪亨善 ,  黄有商

IPC: H01L27/02 ,  H01L27/108 ,  H01L45/00

Abstract: 一种半导体装置包括：设置在衬底上的第一存储器部、第一外围电路部和第二外围电路部；位于所述第二外围电路部上的第二存储器部；以及位于所述第二外围电路部和所述第二存储器部之间的布线部，其中，所述第一存储器部包括多个第一存储单元，每个所述第一存储单元包括单元晶体管和连接到所述单元晶体管的电容器，所述第二存储器部包括多个第二存储单元，每个所述第二存储单元包括彼此串联连接的可变电阻元件和选择元件，并且所述布线部包括多个线图案，至少一个所述线图案和至少一个所述电容器位于距离所述衬底相同的水平高度处，其中，所述第二存储单元距离所述衬底比所述的至少一个所述电容器高。

公开(公告)号：CN103779393B

公开(公告)日：2018-02-09

申请号：CN201310491132.4

申请日：2013-10-18

Applicant: 三星电子株式会社

Inventor： 金根楠 ,  朴善暎 ,  廉癸憙 ,  张贤禹 ,  郑震源 ,  赵昶贤 ,  洪亨善

IPC: H01L29/06 ,  H01L21/768 ,  H01L27/02

CPC classification number: H01L27/10888 ,  H01L21/26513 ,  H01L21/7682 ,  H01L21/76897 ,  H01L27/10855 ,  H01L27/10885

Abstract: 本发明提供了半导体器件及其制造方法。在形成该半导体器件的方法中，蚀刻停止图案和分开的间隔物能够形成在位线接触的侧壁上，其中蚀刻停止图案和分开的间隔物的每个包括相对于氧化物具有蚀刻选择性的材料。能够形成存储节点接触插塞孔，使得蚀刻停止图案和分开的间隔物形成存储节点接触插塞孔的与位线接触间隔开的一部分侧壁。清洁存储节点接触插塞孔以去除形成在存储节点接触插塞孔中的自然氧化物。本发明还公开了与该方法有关的器件。

公开(公告)号：CN103779318A

公开(公告)日：2014-05-07

申请号：CN201310512143.6

申请日：2013-10-25

Applicant: 三星电子株式会社

Inventor： 金奉秀 ,  朴正焕 ,  崔成菅 ,  李圭现 ,  洪亨善 ,  黄有商

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

CPC classification number: H01L29/0649 ,  H01L21/76831 ,  H01L21/76897 ,  H01L27/10855 ,  H01L27/10876 ,  H01L27/10888 ,  H01L29/4236

Abstract: 本公开提供包括凹陷有源区的半导体器件及形成该半导体器件的方法。每个半导体器件可以包括基板，该基板包括有源区，有源区包括第一和第二区域。每个半导体器件可以包括在有源区的第一和第二区域之间的器件隔离层。每个半导体器件可以包括分别由器件隔离层的凹陷部分和有源区的第一区域的凹陷部分限定的接触孔。而且，有源区的第一区域的最上表面可以限定接触孔的最下部分。

公开(公告)号：CN103377905A

公开(公告)日：2013-10-30

申请号：CN201310148163.X

申请日：2013-04-25

Applicant: 三星电子株式会社

Inventor： 崔宰福 ,  黄有商 ,  金雅煐 ,  李艺路 ,  秦教英 ,  洪亨善

IPC: H01L21/28 ,  H01L21/768

CPC classification number: H01L29/42312 ,  H01L27/0207 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10855 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10888 ,  H01L29/4236 ,  H01L29/66621

Abstract: 一种制造半导体装置的方法，包括：在衬底中形成第一和第二平行场区，平行场区沿第一方向延伸；分别在衬底中形成的第一和第二栅沟槽中形成第一和第二栅盖层；部分地去除栅盖层，使得第一焊盘孔被扩大以与掩埋在衬底中的栅盖层部分地交迭；在第一空间形成焊盘材料层；和通过平坦化焊盘材料层到盖层的上表面的水平，形成位线接触焊盘。

公开(公告)号：CN101308812A

公开(公告)日：2008-11-19

申请号：CN200810099060.8

申请日：2008-05-16

Applicant: 三星电子株式会社

Inventor： 康湳婷 ,  禹东秀 ,  洪亨善 ,  金东铉

IPC: H01L21/768 ,  H01L21/8242 ,  H01L27/108 ,  H01L23/522

CPC classification number: H01L27/10888 ,  H01L21/76897 ,  H01L27/10855

Abstract: 提供了制造具有自对准接触栓塞的半导体器件的方法。方法包括：在半导体基板上形成下绝缘层；在下绝缘层上形成相互平行的多个互连图案；形成上绝缘层，其被配置为填充在互连图案之间；以及，形成跨越多个互连图案的多个第一掩膜图案，多个第一掩膜图案中的第一掩膜图案在具有上绝缘层的半导体基板上相互平行。方法可以包括：形成第二掩膜图案，其自对准于多个第一掩膜图案并且位于多个第一掩膜图案中的第一掩膜图案之间，使用第一和第二掩膜图案和多个互连图案作为刻蚀掩膜，刻蚀上绝缘层和下绝缘层，以形成使半导体基板暴露的多个接触孔，并且在多个接触孔的相应接触孔中形成多个接触栓塞。还提供了半导体器件。

公开(公告)号：CN107275283B

公开(公告)日：2020-07-21

申请号：CN201710281627.2

申请日：2013-10-18

Applicant: 三星电子株式会社

Inventor： 金根楠 ,  朴善暎 ,  廉癸憙 ,  张贤禹 ,  郑震源 ,  赵昶贤 ,  洪亨善

IPC: H01L21/768 ,  H01L27/108

Abstract: 本发明提供了半导体器件及其制造方法。在形成该半导体器件的方法中，蚀刻停止图案和分开的间隔物能够形成在位线接触的侧壁上，其中蚀刻停止图案和分开的间隔物的每个包括相对于氧化物具有蚀刻选择性的材料。能够形成存储节点接触插塞孔，使得蚀刻停止图案和分开的间隔物形成存储节点接触插塞孔的与位线接触间隔开的一部分侧壁。清洁存储节点接触插塞孔以去除形成在存储节点接触插塞孔中的自然氧化物。本发明还公开了与该方法有关的器件。

公开(公告)号：CN109841630A

公开(公告)日：2019-06-04

申请号：CN201811284157.6

申请日：2018-10-29

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金俊秀 ,  金熙中 ,  金奉秀 ,  山田悟 ,  李圭弼 ,  韩成熙 ,  洪亨善 ,  黄有商

IPC: H01L27/11526 ,  H01L27/11551 ,  H01L27/11573 ,  H01L27/11578

Abstract: 一种半导体存储器件包括堆叠结构，该堆叠结构包括垂直地堆叠在衬底上的多个层。所述多个层的每个包括顺序堆叠的第一电介质层、半导体层和第二电介质层、以及在第二电介质层中并在第一方向上延伸的第一导电线。该半导体存储器件还包括垂直地延伸穿过堆叠结构的第二导电线、以及在堆叠结构中并与第二导电线间隔开的电容器。半导体层包括在第一导电线与衬底之间在交叉第一方向的第二方向上延伸的半导体图案。第二导电线在沿第一方向彼此相邻的成对的半导体图案之间。每个半导体图案的一端电连接到电容器的第一电极。