用于堆叠式场效应晶体管的具有中心线电源轨的单元架构

    公开(公告)号:CN117936542A

    公开(公告)日:2024-04-26

    申请号:CN202311387336.3

    申请日:2023-10-25

    Abstract: 提供了一种包括至少一个半导体器件单元的单元架构。该单元包括:在第一方向上延伸的第一有源图案和第二有源图案,第一有源图案在与第一方向相交的第三方向上与第二有源图案至少部分重叠;多个栅极结构,其在第二方向上延伸跨过第一有源图案和第二有源图案,第二方向与第一方向和第三方向相交;单元的至少一个金属层中的多条金属线,金属线在第一方向上延伸,并且金属线中的至少一条连接到第一有源图案和第二有源图案中的至少一个以及栅极结构;以及至少一个电源轨,其将第一有源图案和第二有源图案中的至少一个连接到至少一个电压源。

    布图设计系统以及使用该系统制造的半导体器件

    公开(公告)号:CN104699884A

    公开(公告)日:2015-06-10

    申请号:CN201410737765.3

    申请日:2014-12-05

    Inventor: 金珍泰

    CPC classification number: G06F17/5072 G06F17/5068

    Abstract: 本公开提供了布图设计系统以及使用该系统制造的半导体器件。一种布图设计系统包括:存储单元,存储第一标准单元设计和第二标准单元设计;偏移模块,布置第一标准单元设计和第二标准单元设计以根据芯片设计要求产生中间设计,其中用于第一标准单元设计的第一区域和用于第二标准单元设计的第二区域在中间设计中通过填充设计而分离,该填充设计没有有源区。

    从实时核酸扩增数据中定量核酸初始浓度的方法

    公开(公告)号:CN101012484A

    公开(公告)日:2007-08-08

    申请号:CN200710084987.X

    申请日:2005-09-01

    CPC classification number: C12Q1/6851

    Abstract: 本发明提供了一种从实时核酸扩增数据中定量核酸初始浓度的方法。从生物体或病毒中提取的核酸(DNA或RNA)应用酶进行扩增。然后核酸的初始浓度通过计算当核酸的荧光强度减去核酸的背景荧光强度后为最大值的一半时的特征扩增循环数或特征扩增时间,或者扩增效率为最大或最小值时的特征扩增循环数或特征扩增时间,或者扩增前核酸的荧光强度减去核酸的背景荧光强度的方法获得。因此,核酸的初始浓度可不用微分或积分进行计算。

    包括标准单元的集成电路以及制造集成电路的方法

    公开(公告)号:CN110828449B

    公开(公告)日:2024-04-19

    申请号:CN201910327491.3

    申请日:2019-04-23

    Abstract: 提供了包括标准单元的集成电路以及制造集成电路的方法。一种集成电路可以包括:第一标准单元,包括在第一水平方向上延伸的第一有源区和第二有源区以及在与第一水平方向正交的第二水平方向上延伸的第一栅极线;和第二标准单元,其包括在第一水平方向上延伸的第三有源区和第四有源区以及在第二水平方向上与第一栅极线平行地对准的第二栅极线并与第一标准单元相邻。第一标准单元的第二有源区与第二标准单元的第三有源区之间的距离可以大于第一标准单元的第一有源区和第二有源区之间的距离,并可以大于第二标准单元的第三有源区和第四有源区之间的距离。

    具有改进的集成度和可靠性的具有标准单元的半导体装置

    公开(公告)号:CN113571509A

    公开(公告)日:2021-10-29

    申请号:CN202110441277.8

    申请日:2021-04-23

    Abstract: 一种半导体装置,其包括在衬底上的第一标准单元和第二标准单元,第一标准单元和第二标准单元具有各自的半导体元件和电连接到半导体元件的第一互连线。提供布线结构,布线结构设置在第一标准单元和第二标准单元上。布线结构包括电连接到第一互连线的第二互连线。第一互连线包括被构造为向半导体元件供电的第一电力传输线和电耦接到半导体元件的第一信号传输线。第二互连线包括:(i)第二电力传输线,其电连接到第一电力传输线并且延伸第一长度,(ii)第二信号传输线,其电连接到第一信号传输线,以及(iii)钉线,其电连接到第一电力传输线,在第一标准单元和第二标准单元之间的边界上延伸,并且延伸小于第一长度的第二长度。

    包括标准单元的集成电路以及制造集成电路的方法

    公开(公告)号:CN110828449A

    公开(公告)日:2020-02-21

    申请号:CN201910327491.3

    申请日:2019-04-23

    Abstract: 提供了包括标准单元的集成电路以及制造集成电路的方法。一种集成电路可以包括:第一标准单元,包括在第一水平方向上延伸的第一有源区和第二有源区以及在与第一水平方向正交的第二水平方向上延伸的第一栅极线;和第二标准单元,其包括在第一水平方向上延伸的第三有源区和第四有源区以及在第二水平方向上与第一栅极线平行地对准的第二栅极线并与第一标准单元相邻。第一标准单元的第二有源区与第二标准单元的第三有源区之间的距离可以大于第一标准单元的第一有源区和第二有源区之间的距离,并可以大于第二标准单元的第三有源区和第四有源区之间的距离。

    制造半导体装置的方法
    20.
    发明公开

    公开(公告)号:CN106055725A

    公开(公告)日:2016-10-26

    申请号:CN201610203484.9

    申请日:2016-04-01

    CPC classification number: G06F17/5072

    Abstract: 公开了一种制造半导体装置的方法,所述制造半导体装置的方法包括:提供用于形成相邻的第一逻辑单元和第二逻辑单元以及相邻的虚设单元和第三逻辑单元的前导电线和后导电线。来自第一逻辑单元的导电线之中的与第二逻辑单元相邻的第一导电线与来自第二逻辑单元的导电线之中的与第一逻辑单元相邻的第二导电线分隔开第一参考距离。来自虚设单元的导电线之中的与第三逻辑单元相邻的虚设线与来自第三逻辑单元的导电线之中的与虚设单元相邻的第三导电线分隔开第二参考距离。第二参考距离大于第一参考距离。

Patent Agency Ranking