-
公开(公告)号：CN112466870B
公开(公告)日：2025-02-07
申请号：CN202010644974.9
申请日：2020-07-07
Applicant: 三星电子株式会社
IPC: H10D89/10 , H10B80/00 , H03K19/0944 , H03K19/0948 , H03K19/096
Abstract: 一种半导体器件包括触发器单元。该触发器单元形成在半导体衬底上，包括触发器电路，并且包括扫描多路复用器电路、主锁存器电路、从锁存器电路、时钟驱动器电路和输出电路。扫描多路复用器电路、主锁存器电路、从锁存器电路、时钟驱动器电路和输出电路中的每个包括基于输入一起输出该电路的结果信号的多个有源器件，是触发器电路的子电路，并且当从平面图观看时占据触发器电路的连续边界区域。当从平面图观看时，所述子电路中的至少第一子电路和第二子电路在第一重叠区域中重叠，第一重叠区域包括用于第一子电路的第一连续边界区域的部分和用于第二子电路的第二连续边界区域的部分。
-
公开(公告)号：CN112713135B
公开(公告)日：2024-09-24
申请号：CN202011096148.1
申请日：2020-10-14
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L27/092 , H01L27/02
Abstract: 公开一种半导体器件，该半导体器件包括在衬底上的逻辑单元，该衬底包括在第一方向上彼此间隔开的第一有源区域和第二有源区域，该逻辑单元包括：第一有源图案和第二有源图案，分别在第一有源区域和第二有源区域上并在与第一方向交叉的第二方向上延伸；多个栅电极，在第一方向上延伸并且每个横跨第一有源图案和第二有源图案；多条第一连接配线，在所述多个栅电极上的第一层间电介质层中并在第二方向上彼此平行地延伸；以及多条第二连接配线，在第一层间电介质层上的第二层间电介质层中并在第一方向上彼此平行地延伸。
-
公开(公告)号：CN117556774A
公开(公告)日：2024-02-13
申请号：CN202311391157.7
申请日：2017-07-31
Applicant: 三星电子株式会社
IPC: G06F30/392 , G06F30/394
Abstract: 一种包括经修改单元的集成电路及设计集成电路的方法，所述方法包括：接收用于定义所述集成电路的输入数据；从包括多个标准单元的标准单元库接收信息；从包括至少一个经修改单元的经修改单元库接收信息，所述至少一个经修改单元具有与所述多个标准单元中的对应标准单元相同的功能且具有比所述对应标准单元高的可布线性；以及通过响应于所述输入数据、来自所述标准单元库的所述信息以及来自所述经修改单元库的所述信息执行放置及布线，来产生输出数据。通过使用具有与标准单元相同的功能且具有比标准单元提高的可布线性的经修改单元，可减小集成电路的占用面积。
-
公开(公告)号：CN114628380A
公开(公告)日：2022-06-14
申请号：CN202111496762.1
申请日：2021-12-09
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L23/528
Abstract: 一种集成电路，包括：排列在第一行中的在第一方向上延伸并执行第一功能的第一单元，排列在第一行中并执行第二功能的第二单元，排列在第二行中的在第一方向上延伸并执行第一功能的第三单元，排列在第二行中并执行第二功能的第四单元，将第一单元中的第一通孔连接到第二单元中的第二通孔的第一连接线路，以及将第三单元中的第三通孔连接到第四单元中的第四通孔的第二连接线路，其中第一连接线路的长度不同于第二连接线路的长度。
-
公开(公告)号：CN105608243B
公开(公告)日：2019-07-12
申请号：CN201510689951.9
申请日：2015-10-22
Applicant: 三星电子株式会社
IPC: G06F17/50
CPC classification number: G06F17/5072 , G06F17/5081 , H01L27/0207 , H01L27/11807
Abstract: 提供了一种集成电路和设计集成电路的布局的方法。所述方法包括：准备存储第一标准单元和第二标准单元的标准单元库，第一标准单元和第二标准单元中的每个包括沿第一方向延伸的多条导线，将第一标准单元和第二标准单元放置成沿平行于所述多条导线的第一边界彼此邻近，当同一电压被施加到在第一标准单元中邻近第一边界的第一图案和在第二标准单元中邻近第一边界的第二图案时，通过使用所述多条导线中的至少一条第一导线产生去耦电容器，所述至少一条第一导线邻近第一边界。
-
Patent Agency Ranking
公开(公告)号：CN103765087A
公开(公告)日：2014-04-30
申请号：CN201180073211.2
申请日：2011-07-26
Applicant: 三星电子株式会社
IPC: F21V5/04 , F21V3/04 , F21Y101/02
CPC classification number: F21V13/04 , F21K9/00 , F21K9/60 , F21V3/04 , F21V5/04 , F21V7/0091 , F21V29/70 , F21Y2103/10 , F21Y2113/00 , F21Y2115/10 , G02B5/0242 , G02B19/0028 , G02B19/0061 , G02B19/0066
Abstract: 本发明提供了用于双侧照明的LED透镜，其具有在其内部散布的光扩散材料，所述LED透镜包括：光入射其中的入射部分；第一提取部分，其对应于所述入射部分并具有上部，通过所述上部提取一部分光；从所述第一提取部分延伸并用于反射一部分光的反射部分；以及第二提取部分，其与所述第一提取部分相对并具有下部，通过所述下部提取从所述反射部分反射的光。
-
公开(公告)号：CN100378229C
公开(公告)日：2008-04-02
申请号：CN200510098030.1
申请日：2005-09-01
Applicant: 三星电子株式会社
IPC: C12Q1/68
CPC classification number: C12Q1/6851
Abstract: 本发明提供了一种从实时核酸扩增数据中定量核酸初始浓度的方法。从生物体或病毒中提取的核酸(DNA或RNA)应用酶进行扩增。然后核酸的初始浓度通过计算当核酸的荧光强度减去核酸的背景荧光强度后为最大值的一半时的特征扩增循环数或特征扩增时间，或者扩增效率为最大或最小值时的特征扩增循环数或特征扩增时间，或者扩增前核酸的荧光强度减去核酸的背景荧光强度的方法获得。因此，核酸的初始浓度可不用微分或积分进行计算。
-
公开(公告)号：CN1815196A
公开(公告)日：2006-08-09
申请号：CN200610005877.5
申请日：2006-01-19
Applicant: 三星电子株式会社
CPC classification number: G01J3/10 , G01J3/02 , G01J3/0218 , G01J3/0256 , G01J3/4406 , G01J2003/1213 , G01N21/05 , G01N21/6452 , G01N21/6456 , G01N2021/0346 , G01N2021/3174 , G01N2021/6419 , G01N2021/6421 , G01N2021/6471 , G01N2021/6484 , G01N2201/0221 , G01N2201/0407 , G01N2201/0461 , G01N2201/0612 , G01N2201/0627 , G01N2201/0631 , G01N2201/0806 , G01N2201/0833
Abstract: 提供一种多通道荧光测量光学系统及使用该光学系统的多通道荧光样本分析仪。将光照射在多个样本通道并就年样本发出的荧光的多通道荧光测量光学系统，包括：光源；用于使光源发出的光具有均匀强度分布的积分器；具有其上配置有样本的多个样本通道的样本架，其中利用从积分器发出的光来激励所述样本；以及置于所述积分器和样本架之间用于以预定比例分开入射光的分束器。由于利用光纤束和光电二极管能够检测荧光的光强，故可以大幅度缩减制造成本并微型化光学系统。
-
公开(公告)号：CN119361556A
公开(公告)日：2025-01-24
申请号：CN202410971293.1
申请日：2024-07-19
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/482 , H10D84/85 , H03K19/00
Abstract: 提供了一种基于单元架构的半导体器件，该单元架构包括：第一半导体单元；以及第二半导体单元，其在第一方向上连接到第一半导体单元，使得第一半导体单元的输出引脚连接到第二半导体单元的输入引脚，其中，第二半导体单元采用其中倒置第一半导体单元的形式。
-
公开(公告)号：CN118738052A
公开(公告)日：2024-10-01
申请号：CN202410366109.0
申请日：2024-03-28
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本发明公开了集成电路器件及其形成方法，该集成电路器件可以包括电源开关单元，该电源开关单元包括在衬底上的上晶体管和位于衬底与上晶体管之间的下晶体管。上晶体管可以包括上沟道区、第一上源极/漏极区和第二上源极/漏极区、以及位于上沟道区上的上栅极电极。下晶体管可以包括下沟道区、第一下源极/漏极区和第二下源极/漏极区以及位于下沟道区上的下栅极电极。第一上源极/漏极区和第二下源极/漏极区可以具有相同的导电类型，第一上源极/漏极区和第一下源极/漏极区可以彼此电连接，第二上源极/漏极区和第二下源极/漏极区可以彼此电连接，并且上栅极电极和下栅极电极可以彼此电连接。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.037 seconds)
