-
公开(公告)号：CN100338587C
公开(公告)日：2007-09-19
申请号：CN200410082178.1
申请日：2004-12-31
Applicant: 富士通株式会社
IPC: G06F12/08
CPC classification number: G06F12/0833 , G06F12/0811 , G06F12/0817 , G06F2212/507
Abstract: 用于控制存储器系统的方法和设备。高速缓冲状态保持单元存储在高速缓冲存储器的每一条目中存储的数据的地址信息，并将每一条目的状态保持为“强修正”、“弱修正”、“共享”和“无效”中的任何之一。一旦接收数据读请求，数据取程序选择单元根据地址信息和状态选择至少一个数据取程序。读数据传送单元从所读取的数据中选择最新的数据并将该最新的数据传送到发出数据读请求的处理器。高速缓冲状态更新单元在登记数据的地址信息时，根据数据读请求的类型来更新条目的状态。
-
公开(公告)号：CN103443774A
公开(公告)日：2013-12-11
申请号：CN200780100802.8
申请日：2007-09-25
Applicant: 富士通株式会社
IPC: G06F11/18
CPC classification number: G06F11/1658 , G06F11/165 , G06F11/1679 , G06F2201/81
Abstract: 北桥芯片(11)如果检测到冗余CPU的同步崩溃，就使发生错误的异常CPU总线的动作停止，FWH(13-1)内的固件对北桥芯片(11)指示对外部指令的抑制。此外，固件把连接在正常CPU总线上的正常CPU的内部信息和高速缓存器数据保存到存储器(15-1)中，北桥芯片(11)对本系统板内的全部CPU发出复位。接着，对于全部CPU，固件把保存在所述存储器(15-1)中的CPU的内部信息复原，对北桥芯片(11)指示解除对外部指令的抑制。
-
公开(公告)号：CN100535885C
公开(公告)日：2009-09-02
申请号：CN200710103959.8
申请日：2007-05-17
Applicant: 富士通株式会社
CPC classification number: G06F12/0813 , G06F12/1072
Abstract: 本发明提供一种多处理器系统，该系统包括：判断单元，判断输入至全局地址纵横器的读命令是否为对CPU所在的系统板上的存储器的读命令；执行单元，当判断单元断定该读命令为对该CPU所在的系统板上的存储器的读命令时，基于从全局地址纵横器通知的地址在全局访问之前推测性执行该读命令；设定单元，设定为在CPU上设置的数据队列中对从存储器读取的数据进行排队，而不在存储器上设置的数据队列中对该数据进行排队；以及指示单元，基于来自全局地址纵横器的通知，指示在CPU上设置的数据队列丢弃数据或发送数据至CPU。
-
公开(公告)号：CN101127012A
公开(公告)日：2008-02-20
申请号：CN200710106421.2
申请日：2007-05-29
Applicant: 富士通株式会社
IPC: G06F12/12
CPC classification number: G06F12/0822 , G06F12/123
Abstract: 本发明提供一种探测标记的控制装置，以防止对探测标记的控制性能降低。通过队列存储替换目标通道信息和索引，作为与从该处理器接收的替换请求关联的项目，对在该队列中存储的索引和随后的读取请求的索引进行比较，以及根据比较结果，基于该索引一致的读取请求对于与处理器的高速缓存内容对应的探测标记执行处理。此外，用该队列中的索引一致的项目的通道信息来替换读取请求的替换目标通道信息。
-
Patent Agency Ranking
公开(公告)号：CN101127007A
公开(公告)日：2008-02-20
申请号：CN200710107021.3
申请日：2007-05-17
Applicant: 富士通株式会社
IPC: G06F12/08
CPC classification number: G06F12/0822 , G06F12/0831
Abstract: 在多处理器系统中，一种系统控制器包括侦听标签，所述侦听标签是关于各个CPU保留的缓存标签的拷贝信息。如果同一地址在连接到同CPU总线的每个CPU的缓存标签中都被注册成S(共享状态)，则该地址仅在与同一地址被注册到的CPU相对应的侦听标签中的任何一个中被注册成S(共享状态)。
-
公开(公告)号：CN1731372A
公开(公告)日：2006-02-08
申请号：CN200410082178.1
申请日：2004-12-31
Applicant: 富士通株式会社
IPC: G06F12/08
CPC classification number: G06F12/0833 , G06F12/0811 , G06F12/0817 , G06F2212/507
Abstract: 用于控制存储器系统的方法和设备。高速缓冲状态保持单元存储在高速缓冲存储器的每一条目中存储的数据的地址信息，并将每一条目的状态保持为“强修正”、“弱修正”、“共享”和“无效”中的任何之一。一旦接收数据读请求，数据取程序选择单元根据地址信息和状态选择至少一个数据取程序。读数据传送单元从所读取的数据中选择最新的数据并将该最新的数据传送到发出数据读请求的处理器。高速缓冲状态更新单元在登记数据的地址信息时，根据数据读请求的类型来更新条目的状态。
-
公开(公告)号：CN100504817C
公开(公告)日：2009-06-24
申请号：CN200710103956.4
申请日：2007-05-17
Applicant: 富士通株式会社
IPC: G06F12/12
CPC classification number: G06F13/1642
Abstract: 本发明提供一种系统控制器、同地址请求队列预防方法及其信息处理设备。在包括CPU发出请求队列的该系统控制器中，由输入请求保存部保存不同于高速缓存替换请求的最新请求，其中所述CPU发出请求队列具有这样一种电路，其处理没有被输入至所述CPU发出请求队列的具有同一地址的多个请求。因此，即使用于高速缓存替换请求的发出请求的地址与CPU发出请求队列保存的请求的地址匹配，用于高速缓存替换请求的发出请求不被重发，但是在用于高速缓存替换请求的发出请求的地址与输入请求保存部保存的全部地址不匹配时，用于高速缓存替换请求的发出请求在CPU发出请求队列中排队。
-
公开(公告)号：CN101127580A
公开(公告)日：2008-02-20
申请号：CN200710103957.9
申请日：2007-05-17
Applicant: 富士通株式会社
CPC classification number: H04L1/004 , H04L1/0082 , H04L2001/0097
Abstract: 一种控制装置，其管理发送并接收含有错误修复代码的数据的多个节点，该控制装置包括：接收装置，当任一节点从含有错误修复代码的数据中检测到不可修复错误时，接收由检测到该错误的节点发送的信号；判断装置，当从接收第一节点发送的数据的第二节点接收信号时，根据第一节点的检测记录，判断第一节点是否已从发送到第二节点的数据中检测到不可修复错误；以及停止装置，当第一节点已从发送到第二节点的数据中检测到不可修复错误时，停止从第二节点接收信号的处理。
-
公开(公告)号：CN101127028A
公开(公告)日：2008-02-20
申请号：CN200710103959.8
申请日：2007-05-17
Applicant: 富士通株式会社
CPC classification number: G06F12/0813 , G06F12/1072
Abstract: 本发明提供一种多处理器系统，该系统包括：判断单元，判断输入至全局地址交叉开关的读命令是否为对CPU所在的系统板上的存储器的读命令；执行单元，当判断单元断定该读命令为对该CPU所在的系统板上的存储器的读命令时，基于从全局地址交叉开关通知的地址在全局访问之前推测性执行该读命令；设定单元，设定为在CPU上设置的数据队列中对从存储器读取的数据进行排队，而不在存储器上设置的数据队列中对该数据进行排队；以及指示单元，基于来自全局地址交叉开关的通知，指示在CPU上设置的数据队列丢弃数据或发送数据至CPU。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.033 seconds)
