-
公开(公告)号：CN103443774A
公开(公告)日：2013-12-11
申请号：CN200780100802.8
申请日：2007-09-25
Applicant: 富士通株式会社
IPC: G06F11/18
CPC classification number: G06F11/1658 , G06F11/165 , G06F11/1679 , G06F2201/81
Abstract: 北桥芯片(11)如果检测到冗余CPU的同步崩溃，就使发生错误的异常CPU总线的动作停止，FWH(13-1)内的固件对北桥芯片(11)指示对外部指令的抑制。此外，固件把连接在正常CPU总线上的正常CPU的内部信息和高速缓存器数据保存到存储器(15-1)中，北桥芯片(11)对本系统板内的全部CPU发出复位。接着，对于全部CPU，固件把保存在所述存储器(15-1)中的CPU的内部信息复原，对北桥芯片(11)指示解除对外部指令的抑制。
-
公开(公告)号：CN100535885C
公开(公告)日：2009-09-02
申请号：CN200710103959.8
申请日：2007-05-17
Applicant: 富士通株式会社
CPC classification number: G06F12/0813 , G06F12/1072
Abstract: 本发明提供一种多处理器系统，该系统包括：判断单元，判断输入至全局地址纵横器的读命令是否为对CPU所在的系统板上的存储器的读命令；执行单元，当判断单元断定该读命令为对该CPU所在的系统板上的存储器的读命令时，基于从全局地址纵横器通知的地址在全局访问之前推测性执行该读命令；设定单元，设定为在CPU上设置的数据队列中对从存储器读取的数据进行排队，而不在存储器上设置的数据队列中对该数据进行排队；以及指示单元，基于来自全局地址纵横器的通知，指示在CPU上设置的数据队列丢弃数据或发送数据至CPU。
-
公开(公告)号：CN101127012A
公开(公告)日：2008-02-20
申请号：CN200710106421.2
申请日：2007-05-29
Applicant: 富士通株式会社
IPC: G06F12/12
CPC classification number: G06F12/0822 , G06F12/123
Abstract: 本发明提供一种探测标记的控制装置，以防止对探测标记的控制性能降低。通过队列存储替换目标通道信息和索引，作为与从该处理器接收的替换请求关联的项目，对在该队列中存储的索引和随后的读取请求的索引进行比较，以及根据比较结果，基于该索引一致的读取请求对于与处理器的高速缓存内容对应的探测标记执行处理。此外，用该队列中的索引一致的项目的通道信息来替换读取请求的替换目标通道信息。
-
公开(公告)号：CN101127007A
公开(公告)日：2008-02-20
申请号：CN200710107021.3
申请日：2007-05-17
Applicant: 富士通株式会社
IPC: G06F12/08
CPC classification number: G06F12/0822 , G06F12/0831
Abstract: 在多处理器系统中，一种系统控制器包括侦听标签，所述侦听标签是关于各个CPU保留的缓存标签的拷贝信息。如果同一地址在连接到同CPU总线的每个CPU的缓存标签中都被注册成S(共享状态)，则该地址仅在与同一地址被注册到的CPU相对应的侦听标签中的任何一个中被注册成S(共享状态)。
-
公开(公告)号：CN101594133B
公开(公告)日：2013-01-09
申请号：CN200910143794.6
申请日：2009-05-26
Applicant: 富士通株式会社
IPC: H03K19/003 , H03K19/0175 , G01R29/26 , G01R31/317 , G11C11/34 , G11C11/413 , G11C29/00
CPC classification number: G01R31/31708 , G01R31/3004 , G01R31/31721
Abstract: 本发明提出了一种半导体集成电路、控制方法及信息处理装置。所述半导体集成电路包括：电路块，其经由总线而连接到算术处理单元；电源噪声数据发生器，其被构造成通过对在使所述电路块操作的电源的电源电压中所产生的电源噪声进行转换来生成电源噪声数据信号；错误检测器，其被构造成对从所述电路块输出给所述总线的数据的错误进行检测；以及写入控制器，其被构造成，将基于所述电源噪声数据信号的电源噪声信息与所述总线上的数据相关联并将该数据写入存储单元中，并响应于所述错误检测器检测到错误而停止写入所述数据。
-
Patent Agency Ranking
公开(公告)号：CN101127580B
公开(公告)日：2011-06-22
申请号：CN200710103957.9
申请日：2007-05-17
Applicant: 富士通株式会社
CPC classification number: H04L1/004 , H04L1/0082 , H04L2001/0097
Abstract: 一种控制装置，其管理发送并接收含有错误修复代码的数据的多个节点，该控制装置包括：接收装置，当任一节点从含有错误修复代码的数据中检测到不可修复错误时，接收由检测到该错误的节点发送的信号；判断装置，当从接收第一节点发送的数据的第二节点接收信号时，根据第一节点的检测记录，判断第一节点是否已从发送到第二节点的数据中检测到不可修复错误；以及停止装置，当第一节点已从发送到第二节点的数据中检测到不可修复错误时，停止从第二节点接收信号的处理。
-
公开(公告)号：CN100587676C
公开(公告)日：2010-02-03
申请号：CN200710106421.2
申请日：2007-05-29
Applicant: 富士通株式会社
IPC: G06F12/12
CPC classification number: G06F12/0822 , G06F12/123
Abstract: 本发明提供一种探测标记的控制装置，以防止对探测标记的控制性能降低。通过队列单元存储替换目标通道信息和索引，作为与从该处理器接收的替换请求关联的项目，对在该队列单元中存储的索引和随后的读取请求的索引进行比较，以及根据比较结果，基于该索引一致的读取请求对于与处理器的高速缓存内容对应的探测标记执行处理。此外，用该队列单元中的索引一致的项目的通道信息来替换读取请求的替换目标通道信息。
-
公开(公告)号：CN100538665C
公开(公告)日：2009-09-09
申请号：CN200710103968.7
申请日：2007-05-17
Applicant: 富士通株式会社
IPC: G06F12/08
CPC classification number: G06F12/0833
Abstract: 本发明公开一种多处理器系统、系统板和高速缓存替换请求处理方法。其中多处理器系统，包括多个系统板，其中每个系统板均具有多个CPU和用于处理由所述多个CPU发出的请求的请求处理部，以及地址交叉板，其用于对来自所述多个系统板的请求进行仲裁。所述多个系统板中的每个系统板包括高速缓存替换请求回环电路，其用于确定由一系统板上的CPU发出的请求是否为高速缓存替换请求；并且，如果该请求不是高速缓存替换请求，则所述高速缓存替换请求回环电路将该请求发送到所述地址交叉板；如果该请求是高速缓存替换请求，则所述高速缓存替换请求回环电路将所述请求发送到配置在该系统板上的请求处理部，而不将该请求从该系统板内部发送到所述地址交叉板。
-
公开(公告)号：CN1834930A
公开(公告)日：2006-09-20
申请号：CN200510083260.0
申请日：2005-07-07
Applicant: 富士通株式会社
CPC classification number: G06F11/1008 , G06F11/1666 , G06F11/20 , G11C5/005
Abstract: 本发明提供一种双重存储装置及该双重存储装置的控制方法。该双重存储装置包括：第一和第二内存，用于分别保留一组相同的数据；以及选择器，用于基于输入到选择器中的读控制信号，分别从第一和第二内存读取的两组数据中选择任一组；还具有请求管理单元，当输入了读控制信号时，其将识别该读控制信号的标识符附加到所输入的读控制信号上，并输出该信号和标识符；以及多个内存控制单元，用于第一和第二内存的每一个。通过验证由请求管理单元附加的标识符的一致性，该双重存储装置检测同步错误，并且控制选择器，检测来自没有检测出同步错误的系统的数据。
-
公开(公告)号：CN103198046B
公开(公告)日：2015-10-28
申请号：CN201210425451.0
申请日：2012-10-30
Applicant: 富士通株式会社
IPC: G06F15/16
CPC classification number: H04L29/14 , G06F11/0709 , G06F11/0724 , G06F11/0727 , G06F11/0757 , G06F11/0772 , G06F11/0793 , H04L69/40
Abstract: 设置在信息处理装置中包括的多个节点中的至少一个节点中的异常检测单元使用能够在单个节点和另一节点中共享的、设置在单个节点或另一节点中的存储单元中所包括的共享存储器区域来检测数据传送的数据传送路径中的异常。设置在单个节点中的错误信息生成单元基于由异常检测单元检测到的异常来生成错误信息，并且生成针对自身节点中的处理器的中断。设置在单个节点中的处理器根据中断基于错误信息来执行恢复处理。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.033 seconds)
